PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-149588

(43)Date of publication of application: 30.05.2000

(51)Int.CI.

G11C 29/00 G06F 15/78 G11C 11/413 G11C 11/401 G11C 16/02 G11C 16/06 H01L 27/115 H01L 27/10

(21)Application number: 10-320962

(71)Applicant: HITACHI LTD

(22)Date of filing:

11.11.1998

(72)Inventor: HIRAKI MITSURU


YADORI SHOJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT, MEMORY MODULE, STORAGE MEDIUM, AND RELIEF METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To improve a relief efficiency for a defect in a large-scale integrated circuit.

SOLUTION: A large-scale integrated circuit includes a central processing unit 10, an electrically rewritable nonvolatile memory 11 and volatile memories 12, 13 (the above elements share a data bus 16), and utilizes information stored in the non-volatile memory for defect relief of the volatile memories. The volatile memories respectively include volatile storage circuits 12AR, 13AR for latching relief information to be used for relieving a defect normal memory cell with a redundant memory cell. The non-volatile memory reads out the relief information from the non-volatile memory in response to an instruction for initializing the semiconductor integrated circuit. The volatile storage circuits latch the relief information from the non-volatile memory in response to the initialization instruction. Accordingly, a fuse program circuit for defect relief can be eliminated, and a defect



having occurred after a burn-in process can be further relieved. Thus, even after being mounted onto a circuit board, a new defect can be relieved.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-149588

(P2000-149588A)

(43)公開日 平成12年5月30日(2000.5.30)


(51) Int.Cl. ⁷		識別記号		FΙ					テーマコート* (参	考)
G11C	29/00	603		G 1	1 C	29/00		603J	5B015	
G06F	15/78	510		G 0	6 F	15/78		510A	5B024	:
G11C	11/413			H0	1 L	27/10		461	5B025	
	11/401			G 1	1 C	11/34		341C	5B062	
	16/02							341A	5F083	
	·		審查請求	未簡求	k簡	で項の数43	OL	(全 29 頁)	最終頁に	続く
(21)出願番号		特顧平10-320962		(71)	出願人	₹ 000005	108			
(an) british ba	•	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				株式会		製作所		
(22)出顧日		平成10年11月11日(1998.11.	. 11)					スロック 区神田駿河台	四丁目6番組	ħ
(/ E455 H		1 ///220 1 22/4 22 24 (22000)	,	(72)	発明を					_
				,,,,				上水本町五丁	日20番1号	株
								作所半導体事		71-
				(72)	発明を			11 121 1 4777 4	ж-т-ны: 1	
				(12/)2/14	- 11-11	•	上水本町五丁	日20番1日	栱	
								作所半導体事		7 1-
				(74)	代理。			1071 1 3717 3	≁ ⊤μει τ	
				(12)	1 4-22		· 玉村	格冊		
						71	_1243	Bt hz		
									最終頁に	続く

(54) [発明の名称] 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の教済方法

(57)【要約】

【課題】 大規模集積回路の欠陥に対して救済効率を向上させる。

【解決手段】 夫々データバス(16)を共有する中央処理装置(10)、電気的に書き換え可能な不揮発性メモリ(11)及び揮発性メモリ(12,13)を有し、揮発性メモリの欠陥救済に不揮発性メモリの記憶情報を利用する。揮発性メモリは、冗長メモリセルによって不良の正規メモリセルを救済するための救済情報をラッチする揮発性記憶回路(12AR,13AR)を有する。不揮発性メモリは、半導体集積回路を初期化する指示に応答して救済情報を不揮発性メモリから読み出す。揮発性記憶回路は、初期化の指示に応答して、不揮発性メモリからの救済情報をラッチする。欠陥救済にヒューズプログラム回路が不用になり、バーン・インの後に発生した欠陥も新たに救済でき、回路基板にう実装後も新たな欠陥に対して救済可能である。



【特許請求の範囲】

【請求項1】 電気的に書き換え可能にされかつ制御処 理装置によってアクセス可能にされた不揮発性メモリ と、前記制御処理装置によってアクセス可能にされた揮 発性メモリとを有する半導体集積回路であって、

前記揮発性メモリは、第1の揮発性メモリセルと第2の 揮発性メモリセルを複数個有すると共に、前記第2の揮 発性メモリセルによって前記第1の揮発性メモリセルを 置き換えるための結合制御情報を保持する揮発性記憶回 路を有し、

前記不揮発性メモリは、複数個の不揮発性メモリセルを 有し、その一部は前記結合制御情報を記憶する不揮発性 メモリセルとされ、結合制御情報の読み出し設定動作の 指示に応答して前記結合制御情報を不揮発性メモリセル から読み出して出力し、

前記揮発性記憶回路は、前記読み出し設定動作の指示に 応答して、不揮発性メモリからの結合制御情報をラッチ するものであることを特徴とする半導体集積回路。

【請求項2】 1個の半導体基板に、中央処理装置と、 電気的に書き換え可能であって前記中央処理装置によっ てアクセス可能な不揮発性メモリと、前記中央処理装置 によってアクセス可能な揮発性メモリとを有する半導体 集積回路であって、

前記揮発性メモリは、正規の揮発性メモリセルと冗長用 の揮発性メモリセルを複数個有すると共に、前記冗長用 の揮発性メモリセルによって不良の正規揮発性メモリセ ルを救済するための救済情報をラッチする揮発性記憶回 路を有し、

前記不揮発性メモリは、正規の不揮発性メモリセルと冗 冗長用の不揮発性メモリセルによって不良の正規不揮発 性メモリセルを救済するための救済情報をラッチする揮 発性記憶回路を有し、前記不揮発性メモリセルの一部は 前記揮発性メモリの救済情報と共に不揮発性メモリの救 済情報を記憶するメモリセルとされ、前記半導体集積回 路に対する初期化の指示に応答して前記救済情報を不揮 発性メモリセルから読み出して出力し、

前記揮発性記憶回路は、前記初期化の指示に応答して、 不揮発性メモリからの救済情報をラッチするものである ととを特徴とする半導体集積回路。

【請求項3】 前記中央処理装置、不揮発性メモリ、及 び揮発性メモリの夫々のデータ入出力端子が共通接続さ れるデータバスに前記夫々の揮発性記憶回路のデータ入 力端子が結合され、前記初期化の指示に応答して、不揮 発性メモリから出力される救済情報は前記データバスを 介して対応する揮発性記憶回路に伝達されるものである ことを特徴とする請求項1又は2記載の半導体集積回

【請求項4】 前記揮発性メモリを複数個有し、夫々の 揮発性メモリの揮発性記憶回路が前記データバスに接続 50 発性メモリとを有する半導体集積回路であって、

されて成るものであることを特徴とする請求項3記載の 半導体集積问路。

【請求項5】 前記不揮発性メモリは、半導体集積回路 に対する初期化の指示に応答して前記救済情報を不揮発 性メモリセルから複数サイクルに分けて順番に読み出し て出力し、

前記揮発性記憶回路は、前記データバスの信号線に夫々 共通接続され、救済情報の前記読み出しサイクル毎に、 順番にデータバスに対してラッチ動作を行うものである 10 ことを特徴とする請求項3又は4記載の半導体集積回

【請求項6】 前記揮発性記憶回路は半導体集積回路に 初期化を指示するリセット信号の第1の状態に応答して 前記不揮発性メモリから出力される前記救済情報をラッ チし、前記リセット信号の第1の状態から第2の状態へ の変化に応答して中央処理装置がリセット例外処理を開 始するものであることを特徴とする請求項1又は2記載 の半導体集積回路。

【請求項7】 半導体集積回路に初期化を指示するリセ ット信号の第1の状態に応答して初期化されるクロック 20 制御回路を有し、クロック制御回路は、前記リセット信 号の第1の状態から第2の状態への変化に応答して前記 揮発性記憶回路に前記不揮発性メモリからの前記救済情 報をラッチさせ、その後、中央処理装置にリセット例外 処理を開始させるものであることを特徴とする請求項1 又は2記載の半導体集積回路。

【請求項8】 前記不揮発性メモリは、救済情報格納用 の不揮発性メモリセルに対する書換えを許容する動作モ ードと、その書換えを抑止する動作モードとを有するも 長用の不揮発性メモリセルを複数個有すると共に、前記 30 のであることを特徴とする請求項1又は2記載の半導体 集稽问路。

> 【請求項9】 半導体集積回路の外部に接続される書き 込み装置により前記不揮発性メモリセルに対する書換え を許容する動作モードと、中央処理装置による命令実行 に従って前記不揮発性メモリセルに対する書換えを許容 する動作モードとを有するものであることを特徴とする 請求項8記載の半導体集積回路。

> 【請求項10】 前記不揮発性メモリは診断プログラム を格納する不揮発性メモリセルを有し、

40 前記診断プログラムは、前記不揮発性メモリ及び揮発性 メモリに対して不良検出を行い、新たな不良のメモリセ ルを救済するための救済情報を不揮発性メモリの救済情 報格納用の不揮発性メモリセルに書き込む処理を前記中 央処理装置に実行させるものであることを特徴とする請 求項8記載の半導体集積回路。

【請求項11】 1個の半導体基板に、夫々データバス を共有する中央処理装置と、電気的に書き換え可能であ って前記中央処理装置によってアクセス可能な不揮発性 メモリと、前記中央処理装置によってアクセス可能な揮

前記不揮発性メモリ及び揮発性メモリは、前記データバ スにデータ入力端子が接続するレジスタ手段を夫々有 し、前記レジスタ手段に設定された情報に従ってその機 能の一部が決定されるものであり、

前記不揮発性メモリは、複数個の不揮発性メモリセルを 有し、その一部は初期化データを記憶する不揮発性メモ リセルとされ、初期化データ記憶用の不揮発性メモリセ ルに対する書換えを許容する動作モードと抑止する動作 モードとを有し、前記半導体集積回路に対する初期化の タを読み出して出力し、

前記レジスタ手段は、前記半導体集積回路に対する初期 化の指示に応答して前記不揮発性メモリからの初期化デ ータをラッチするものであることを特徴とする半導体集 積回路。

【請求項12】 半導体集積回路に初期化を指示するリ セット信号の第1の状態に応答して初期化されるクロッ ク制御回路を有し、クロック制御回路は、前記リセット 信号の第1の状態から第2の状態への変化に応答して相 互に活性タイミングがずらされた複数相の第1のタイミ ング信号を出力し、その後に、前記中央処理装置にリセ ット例外処理を開始させるための第2のタイミング信号 を出力し、

前記不揮発性メモリは、前記複数相の第1のタイミング 信号の活性タイミングに応答して前記初期化データを不 揮発性メモリセルから複数サイクルに分けて順番に読み 出して出力し、

前記レジスタ手段は、不揮発性メモリからの前記初期化 データの読み出しサイクル毎に、順番にデータバスに対 してラッチ動作を行うものである、ことを特徴とする請 30 求項11記載の半導体集積回路。

【請求項13】 前記揮発性メモリは、これに対応され る前記レジスタ手段がラッチした情報を、冗長用の揮発 性メモリセルによって不良の正規揮発性メモリセルを救 済するための救済情報として利用するものであることを 特徴とする請求項11又は12記載の半導体集積回路。

【請求項14】 前記不揮発性メモリは、これに対応さ れる前記レジスタ手段がラッチした情報を、冗長用の不 揮発性メモリセルによって不良の正規不揮発性メモリセ ルを救済するための救済情報として利用するものである ことを特徴とする請求項11乃至13の何れか1項記載 の半導体集積回路。

【請求項15】 前記揮発性メモリは、揮発性メモリセ ルとしてダイナミック型メモリセルを有し、その揮発性 メモリに対応される前記レジスタ手段がラッチした情報 を、前記ダイナミック型メモリセルのリフレッシュイン ターバルを規定するための制御情報として利用するもの であることを特徴とする請求項11乃至14の何れか1 項記載の半導体集積回路。

【 請求項16】 前記揮発性メモリは、これに対応され 50 アドレス比較回路と、を含み、

る前記レジスタ手段がラッチした情報を、内部制御信号 のタイミングを規定するための制御情報として利用する ものであることを特徴とする請求項11乃至15の何れ か1項記載の半導体集積回路。

【請求項17】 外部電源電源電圧を入力し内部電源電 圧を生成する内部電圧発生回路を更に有し、この内部電 圧発生回路は、内部電源電圧のレベルを規定するための 参照電圧を決定する制御情報をラッチするラッチ手段を 有し、このラッチ手段は、前記不揮発性記憶装置から読 指示に応答して不揮発性メモリセルから前記初期化デー 10 み出される初期化データの一部を制御情報としてラッチ するものであることを特徴とする請求項11乃至16の 何れか1項記載の半導体集積回路。

> 【請求項18】 前記不揮発性メモリはフラッシュメモ リであり、一部の不揮発性メモリセルは前記中央処理装 置が実行するプログラムを格納するものであることを特 徴とする請求項1乃至17の何れか1項に記載の半導体 集積问路。

【請求項19】 前記揮発性メモリはDRAMであり、 前記中央処理装置のワークメモリであることを特徴とす 20 る請求項1乃至18の何れか1項に記載の半導体集積回

【請求項20】 前記揮発性メモリはSRAMから成る 高速アクセス用メモリであることを特徴とする請求項1 乃至18の何れか1項記載の半導体集積回路。

【請求項21】 複数の揮発性メモリセルを有するメモ リアレイと、前記メモリアレイに関する救済情報を揮発 的に記憶する揮発性記憶回路と、を含むメモリモジュー ルであって、

前記揮発性記憶回路は、

前記半導体集積回路に形成されるべきデータバスに結合 可能にされる入力端子と、

前記揮発性記憶回路への救済情報の入力を制御するため の制御信号を受けるための制御信号入力端子とを有す る、ものであることを特徴とするメモリモジュール。

【請求項22】 前記メモリモジュールは、第1揮発性 メモリセルの複数と、第2揮発性メモリセルの複数とを 有し、

前記揮発性記憶回路に保持される救済情報は、前記第2 揮発性メモリセルによって前記第1揮発性メモリセルを 40 差し換え可能にするための情報である、ことを特徴とす る請求項21に記載のメモリモジュール。

【請求項23】 前記メモリモジュールは、ダイナミッ ク型メモリ又はスタテック型メモリである、ことを特徴 とする請求項21に記載のメモリモジュール。

【請求項24】 前記メモリモジュールは、さらに、 アドレスパスからアドレス信号が供給されるべきアドレ スパッファ回路と、

前記アドレスバッファ回路に供給されたアドレス信号と 前記揮発性記憶回路に格納された救済情報とを比較する

前記アドレス比較回路が前記アドレスバッファ回路に供 給されたアドレス信号と前記揮発性記憶回路に格納され た救済情報との一致を検出したことに応答して、前記ア ドレス信号に従う前記第1揮発性メモリセルの代わり に、前記第2揮発性メモリセルを選択するものである、 ことを特徴とする請求項22に記載のメモリモジュー ル。

【請求項25】 コンピュータを用いて一つの半導体チ ップ上に集積回路を設計するためのデータを、前記コン ピュータによって読み取り可能に記憶したデータ記憶媒 10 体であって、前記複数のデータは、

複数の不揮発性メモリセルを有する不揮発性メモリの構 成を定める第1のデータと、

複数の揮発性メモリセルを有する揮発性メモリの構成を 定める第2のデータと、

所定の信号に応答して前記不揮発性メモリから読み出さ れた情報を、前記揮発性メモリの特性を定める情報とし て保持するところの揮発性記憶回路の構成を定める第3 のデータとを含むことを特徴とするデータ記憶媒体。

【請求項26】 前記複数のデータは、前記揮発性記憶 20 あることを特徴とする半導体集積回路。 回路に保持された情報と前記揮発性メモリに供給される アドレス信号とを比較する比較回路の構成とを定める第 4のデータを含むことを特徴とする請求項25に記載の データ記憶媒体。

【請求項27】 前記揮発性記憶回路に保持された情報 は、前記揮発性メモリにおける欠陥アドレスを表すこと を特徴とする請求項26に記載のデータ記憶媒体。

【請求項28】 前記揮発性記憶回路に保持されている 情報は、前記揮発性メモリの電気的特性を定める情報で あることを特徴とする請求項25に記載のデータ記憶媒 30 体。

【請求項29】 前記複数のデータは、前記揮発性記憶 回路と前記不揮発性メモリとを結ぶバスの構成を定める 第5のデータを含むことを特徴とする請求項27又は2 8記載のデータ記憶媒体。

【請求項30】 前記複数のデータは、前記バスに接続 される中央処理装置の構成を定めるデータを含むことを 特徴とする請求項29記載のデータ記憶媒体。

【請求項31】 前記複数のデータのそれぞれは、前記 コンピュータで実行可能なプログラムを含むことを特徴 40 とする請求項25乃至30の何れか1項記載のデータ記 憶媒体。

【請求項32】 前記複数のデータのそれぞれは、前記 半導体チップ上に集積回路を形成する際に使われるマス クに関するデータを含むことを特徴とする請求項25万 至31の何れか1項記載のデータ記憶媒体。

【請求項33】 前記電気的特性は、トリミングにより 変化する特性であることを特徴とする請求項28記載の データ記憶媒体。

【請求項34】 コンピュータを用いて一つの半導体チ 50 集積回路。

ップ上に集積回路を設計するためのデータを、前記コン ピュータによって読み取り可能に記憶したデータ記憶媒 体であって、前記データは、

所定の信号に応答して不揮発性メモリから読み出された 情報を、揮発性メモリの特性を定める情報として保持す るところの揮発性記憶回路の構成を定めるデータを含む ことを特徴とするデータ記憶媒体。

【請求項35】 前記情報は、バスを介して前記不揮発 性メモリから前記揮発性記憶回路に供給されることを特 徴とする請求項34に記載のデータ記憶媒体。

【請求項36】 周期的にメモリセルに記憶されたデー タのリフレッシュが必要なダイナミック型メモリと、 電気的にプログラム及び消去可能な不揮発性メモリと を、有し、

前記ダイナミック型メモリは、そのメモリアレイの救済 情報を記憶するための第1揮発性記憶回路を有し、

前記不揮発性メモリは、そのメモリアレイに、前記第1 揮発性記憶回路に供給されるべき第1 救済情報と前記第 1 救済情報以外のプログラムデータとを記憶するもので

【請求項37】 前記半導体集積回路は、さらに、前記 第1揮発性記憶回路と前記不揮発性メモリとが結合され たデータバスを含み、

前記第1救済情報は、前記半導体集積回路のリセット期 間に、前記データバスを介して前記第1揮発性記憶回路 へ格納されることを特徴とする請求項36に記載の半導 体集積回路。

【請求項38】 前記不揮発性メモリは、第2揮発性記 憶回路を有し、前記不揮発性メモリは、それ自身のメモ リアレイを救済するための第2救済情報をそのメモリア レイに記憶し、

前記第2救済情報は、前記リセット期間に応答して、前 記第2揮発性記憶回路に格納されることを特徴とする請 求項36に記載の半導体集積回路。

【請求項39】 ラッチ形態にされたメモリセルを含む スタティック型メモリと、

電気的にプログラム及び消去可能な不揮発性メモリと、 を有し前記スタティック型メモリは、そのメモリアレイ の救済情報を記憶する為の第1揮発性記憶回路を有し、

前記不揮発性メモリは、そのメモリアレイに前記第1揮 発性記憶回路に供給されるべき第1救済情報と前記第1 救済情報以外のプログラムデータとを記憶するものであ ることを特徴とする半導体集積回路。

【請求項40】 前記半導体集積回路は、さらに、前記 第1 揮発性記憶回路と前記不揮発性メモリとが結合され たデータバスを含み、

前記救済情報は、前記半導体集積回路のリセット期間 に、前記データバスを介して前記第1揮発性記憶回路へ 格納されることを特徴とする請求項39に記載の半導体

【請求項41】 前記不揮発性メモリは、第2揮発性記 憶回路を有し、前記不揮発性メモリは、それ自身のメモ リアレイを救済するための第2救済情報をそのメモリア レイに記憶し.

前記第2救済情報は、前記リセット期間に応答して、前 記第2揮発性記憶回路に格納されることを特徴とする請 求項39に記載の半導体集積回路。

【請求項42】 救済情報を揮発的に記憶するための揮 発性記憶回路を有する揮発性メモリと、前記救済情報を モリとを、半導体基板に形成し、半導体集積回路を製造 する工程と.

前記半導体集積回路を検査し、前記揮発性メモリの欠陥 情報を得る第1検査工程と、

前記第1検査工程の検査結果に応じて、前記揮発性記憶 回路へ供給されるべき第1救済情報を前記不揮発性メモ リセルの一部へ書き込む工程と、

前記半導体集積回路の電源電圧を通常使用時より高くし て前記半導体集積回路の試験を実行するバーン・イン・ テスト工程と

前記パーン・イン・テスト工程後、前記半導体集積回路 を検査し、前記パーン・イン・テスト工程に起因する前 記揮発性メモリの欠陥情報を得る第2検査工程と、

前記第2検査工程の検査結果に応じて、前記揮発性記憶 回路へ供給されるべき第2救済情報を前記不揮発性メモ リセルの他の一部へを書き込む工程と、

を含むことを特徴とする半導体集積回路の救済方法。 【請求項43】 中央処理装置と、救済情報を揮発的に 記憶するための揮発性記憶回路を有する揮発性メモリ と、前記救済情報を格納するための不揮発性メモリセル 30 を有する不揮発性メモリとを、半導体基板に形成し、半 導体集積回路を製造する工程と、

前記中央処理装置に前記揮発性メモリのテストプログラ ムを実行させるテスト工程と、

前記テスト工程によって得られた欠陥情報を、前記不揮 発性メモリセルに記憶させる工程と、

を含むことを特徴とする半導体集積回路の救済方法。 【発明の詳細な説明】

[0001]

うな制御処理装置と共にDRAM (ダイナミック・ラン ダム・アクセス・メモリ) やSRAM (スタティック・ ランダム・アクセス・メモリ) 等の揮発性メモリとフラ ッシュメモリなどの電気的に書き換え可能な不揮発性メ モリを半導体基板に搭載した半導体集積回路に関し、例 えば、DRAM混載LSI (大規模半導体集積回路) 更 にはシステムLSIなどと称されるシステムオンチップ 型の大規模集積回路に適用して有効な技術に関するもの である。

[0002]

【従来の技術】今日、半導体集積回路の大規模化は、D RAM混載LSIやシステムLSIと称されるようなシ ステムオンチップ化に至る勢いである。

8

【0003】半導体集積回路においては、その規模が増 大すればするほど、その内部に生ずる欠陥が無視できな くなってくる。特に、DRAM、SRAM、フラッシュ メモリ等のメモリは、それらが比較的小面積で大きい記 憶容量を持つことが期待される傾向にあり、極く微細な 加工とそれに伴う信号の微小化などにより欠陥を発生し 格納するための不揮発性メモリセルを有する不揮発性メ 10 易い。そこで、多少の欠陥の発生にもかかわらずに、期 待するシステム動作が可能なようにするため、冗長回路 技術の適用が大切となる。

> 【0004】半導体集積回路の大規模化においては、応 々にして、所望の回路特性を得るためのトリミング技術 の適用が望まれる。トリミング技術によって、内部電 圧、電流のようなアナログ量やタイミング信号のタイミ ングのような準アナログとみなせる量が、半導体集積回 路の製造ばらつき等にかかわらずに、所望の値に充分に 近付けられる。

20 【0005】大規模半導体集積回路のための冗長回路技 術と、トリミング技術とには、既知のものを参照でき る。1つは、本出願人によって出願されたところのフラ ッシュメモリのような電気的に書き換え可能な不揮発性 メモリのメモリセルを欠陥救済情報のプログラムに用い る発明(特開平7-334999号公報、対応米国特許 第5561627号公報記載)である。この発明におい ては、不揮発性メモリの欠陥メモリセルを特定するよう な救済情報を当該不揮発性メモリのメモリセルに格納 し、初期化動作などに際してその救済情報を内部のラッ チ回路にラッチさせ、ラッチされた救済情報とアクセス アドレスとを比較し、一致する場合にはそのアクセスを 冗長メモリセルのアクセスに切換える方法が採られる。 【0006】また、更に1つは、本出願人によって出願 されたところの、フラッシュメモリのような不揮発性メ モリの一部の記憶領域にトリミング情報を格納して利用 する発明(特開平10-214496号公報、対応米国 特許出願第09/016300号) である。 すなわち、 その発明では、フラッシュメモリの動作電源を提供する 電圧クランプ手段の出力クランプ電圧を微調整するため 【発明の属する技術分野】本発明は、中央処理装置のよ 40 のトリミング回路が設けられ、このトリミング回路の状 態を決定するためのトリミング情報がフラッシュメモリ のメモリセルにプログラムされる。プログラムされたト リミング情報は、リセット動作においてフラッシュメモ リから読み出され、そしてレジスタに内部転送される。 転送されたトリミング情報を用いてトリミング回路の状 態が決定される。とれによって、電圧クランプ手段から 出力されるクランブ電圧は、半導体集積回路の製造ばら つきにかかわらずに、フラッシュメモリの動作のための 好適な値にトリミングされる。

50 【0007】システムLSIについて記載された文献の

例としては「電子材料(1998年1月に株式会社工業 調査会より発行)」第34~第38頁があり、CPU (中央処理装置) と共にフラッシュメモリと DRAMの ような揮発性メモリ等を混載した例がその図4に示され ている。不揮発性メモリとDRAMを同一プロセスで形 成する技術は、米国特許第5057448号公報等で既 に提供されている。また、CPUと共にフラッシュメモ リ及びDRAMを一つの半導体基板に搭載した半導体集 積回路を開示する公知例として、特開昭64-5229 3号公報及び特開平10-124381号公報もある。 [0008]

【発明が解決しようとする課題】本出願人による前記先 の出願は、一つのフラッシュメモリ中の閉じた範囲内に おいて欠陥救済やトリミングに当該フラッシュメモリの 記憶索子を用いようとするものである。本発明者は、シ ステムオンチップなどに代表されるような集積度の大規 模化に鑑み、大規模集積回路に搭載された一つの回路モ ジュールである不揮発性メモリを別の回路モジュールと の関係で効率的に利用することについて検討した。この 報を当該不揮発性メモリとは別の揮発性メモリの欠陥救 済等に利用することを考えた。本発明者は、揮発性メモ リのそのような利用の検討において、次のような新たな 課題を認識した。

【0009】すなわち不揮発性メモリに救済情報を持た せるのにその救済情報を揮発性メモリに反映させる処理 が必要となる。そのような情報の反映は、揮発性メモリ の構成に応ずる欠陥の増大や記憶容量の大容量化に従う 欠陥の増大に対応するような救済情報量の増大があった としても、高速に実現できるようにすることが望まれ る。

【0010】との検討の後で行なわれた調査において、 キャッシュメモリの欠陥救済にプログラマブルROMを 用いる公知技術(特開平6-131897号公報)が見 出された。しかし、同公知技術のプログラマブルROM はキャッシュメモリ内の冗長メモリ制御回路に付属する 専用の回路要素であって、キャッシュメモリ内に閉じた 範囲内での救済策に過ぎず、結果論的に対比したとして も本発明者による前記検討課題に対して何ら示唆を与え るものではなかった。

【0011】本発明の目的は、制御処理装置によってア クセス可能にされた不揮発性メモリと揮発性メモリとが 搭載された大規模な論理構成を有する回路において、欠 陥救済のような結合変更の変更効率を向上させることが できる半導体集積回路を提供することにある。

【0012】更に、本発明は、大規模な論理を有する故 にコスト低減の要請が厳しくなる半導体集積回路の歩留 まり向上によってコスト低減を実現することを目的とす る。

[0013] 本発明の他の目的は、DRAMやSRAM 50 発性メモリの救済情報を記憶するメモリセルとされる。

等の揮発性メモリをメモリモジュールとして含む半導体 集積回路において、前記メモリモジュールの欠陥救済に 関する仕様を統一化することにより、メモリモジュール の使い勝手を向上させることにある。

【0014】本発明のさらに他の目的は、コンピュータ を用いて半導体集積回路を設計する際に利用されるとと ろの設計データが記憶されたデータ記憶媒体を提供する ととにある。

【0015】本発明の前記並びにその他の目的と新規な 10 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0017】本発明による第1の半導体集積回路(1 A, 1C)は、1個の半導体基板に、中央処理装置のよ うな制御処理装置(10)によってアクセス可能にされ る電気的に書き換え可能な不揮発性メモリ(11)と、 検討過程において本発明者は、不揮発性メモリの記憶情 20 前記制御処理装置によってアクセス可能な揮発性メモリ (12, 13) とを有し、揮発性メモリの欠陥救済に対 応するような接続変更をするために不揮発性メモリの記 憶情報を利用する。すなわち、前記揮発性メモリは、正 規の揮発性メモリセルのような第1の揮発性メモリセル と冗長用の揮発性メモリセルのような第2の揮発性メモ リセルを複数個有し、前記第2の揮発性メモリセルによ って前記第1の揮発性メモリセルを差しかえ可能とする ための結合制御情報を保持する揮発性記憶回路(12A R. 13AR) を有する。前配不揮発性メモリは、複数 30 個の不揮発性メモリセルを有し、その一部は前記結合制 御情報を記憶する不揮発性メモリセルとされ、前記半導 体集積回路に対する初期化動作指示のような結合制御情 報の読み出し設定動作によって前記結合制御情報を不揮 発性メモリセルから読み出して出力する。前記揮発性記 憶回路は、前記読み出し設定動作によって、不揮発性メ モリからの結合制御情報を取り込み保存する。

【0018】本発明による第2の半導体集積回路(1 B)は、前記に加えて不揮発性メモリの欠陥救済にも不 揮発性メモリの記憶情報を利用する。すなわち、前記揮 40 発性メモリは、複数の正規の揮発性メモリセルと冗長用 の揮発性メモリセルと前記冗長用の揮発性メモリセルに よって不良の正規揮発性メモリセルを救済するための救 済情報を保持する揮発性記憶回路(12AR. 13A R)とを有する。前記不揮発性メモリは、複数の正規の 不揮発性メモリセルと冗長用の不揮発性メモリセルと前 記冗長用の不揮発性メモリセルによって不良の正規不揮 発性メモリセルを救済するための救済情報を保持する揮 発性記憶回路(11AR)とを有する。前記不揮発性メ モリセルの一部は前記揮発性メモリの救済情報及び不揮 不揮発性メモリセルの一部に記憶されている救済情報 は、前記半導体集積回路に対する初期化動作のような読 み出し設定動作の実行によって不揮発性メモリセルから 読み出され、前記揮発性メモリにおける前記揮発性記憶 回路及び前記不揮発性メモリにおける前記揮発性記憶回 路にそれぞれ供給され保持される。

11

【0019】前記第1及び第2の半導体集積回路によれ ば、欠陥救済のような結合制御のための情報は、ヒュー ズ素子のような素子にかえて不揮発性メモリに書き込ま れることになり、ヒューズ素子の使用のときに必要とな 10 るようなヒューズプログラム回路を不用にすることがで きる。それに応じて、ヒューズ切断のためのレーザ切断 装置のような比較的高価となりがちな製造装置の使用や 工程を制限することができるようになり、製造コストの 削減が可能となる。ヒューズ素子を設けるときには、半 導体集積回路の配線として考慮されるアルミニウム配線 層や、信号伝播遅延時間の更なる短縮が期待される銅配 線のようなレーザ切断を困難とする層にかかわらずに、 ヒューズ索子の切断を可能とするために、ヒューズ索子 を半導体基板上の比較的上層部分に位置させた方が良い 20 とする構造上の理由から、更に半導体基板表面を覆う絶 縁膜、表面保護膜へのレーザ光による熱的ダメージ付与 を回避するために、ヒューズ素子上の絶縁膜、表面保護 膜にレーザ照射用開口を設けておかなければならず、製 造プロセスが複雑になるという理由から、半導体集積回 路それ自体も高価になる。加えて、ヒューズ素子を設け るときには、レーザ光照射の都合などから、素子それ自 体のサイズの縮少化が制限され、半導体基板のサイズが 比較的大きなものになってしまう。ヒューズプログラム 制御情報を記憶するために不揮発性メモリを利用する場 合には、情報の書換えが任意の時期にでき、かつ複数回 にわたってできるという利点を享受することができる。 これによって、例えばパーン・イン工程のような半導体 集積回路の製造の比較的後の工程で発生した欠陥に対す るような結合変更や、システム若しくは回路基板に実装 してから経時的に発生する欠陥に対するような結合変更 についても充分に応えることが可能である。これによ り、不揮発性メモリと一緒に揮発性メモリが搭載された 大規模な論理構成を有する回路を、製造後に変更できる ことにより充分に利用することができるようになる。 し たがって、大規模な論理を有する半導体集積回路の歩留 まり向上によってコスト低減を実現することができる。 【0020】前記不揮発性メモリ、及び揮発性メモリの 夫々のデータ入出力端子が共通接続されるデータバス (16) に前記夫々の揮発性記憶回路(11AR, 12 AR. 13AR)のデータ入力端子を結合し、中央処理 装置のような制御処理装置による初期化動作のような結 合制御情報の読み出し設定動作によって、不揮発性メモ

て対応する揮発性記憶回路に伝達させることができる。 これにより、制御処理装置による前配不揮発性メモリの アクセスと言う点で当該不揮発性メモリの汎用利用性を 保証することができる。

【0021】揮発性メモリにおける揮発性記憶回路を前 記データバスに接続する構成を採用すれば、前記揮発性 メモリの数が増えても、救済情報のような結合制御情報 の伝達のための特別の配線の追加などを考慮しなくて良 44.

【0022】結合救済情報全体のビット数がデータバス のビット数以下であればデータバスの信号線を個々の揮 発性記憶回路のデータ入力端子に別々に接続することに よって、全ての揮発性記憶回路に結合制御情報を並列的 にロードすればよい。

【0023】半導体集積回路の規模が大きい場合には、 それに応じて欠陥のような結合変更の頻度も高まり、結 合制御情報が増大する可能性が大きくなる。増大した結 合制御情報に対してデータバス幅すなわちデータバスの ビット数が小さい場合には、各揮発性記憶回路への結合 制御情報のロードを直列的に行わせることができる。す なわち、この場合には、半導体集積回路に対する初期化 の指示のような設定動作の指示に応答して前記結合制御 情報を不揮発性メモリセルから複数サイクルに分けて順 番に読み出しデータバスに出力させるときに、前記デー タバスを介して読み出しサイクル毎に供給される結合制 御情報を前記読み出しサイクル毎に、順番に前記揮発性 記憶回路に取り込ませ、保持させればよい。

【0024】特に、システムオンチップなどに代表され る集積度の大規模化に鑑みると、次のことが明らかであ 回路を用いなければ、製造プロセスも簡素になる。結合 30 ろう。すなわち、上述のように大規模集積回路に搭載さ れた一つの回路モジュール又はメモリモジュールである 不揮発性メモリを別の回路モジュール又はメモリモジュ ールとの関係で効率的に利用可能なように、不揮発性メ モリの記憶情報を当該不揮発性メモリとは別の揮発性メ モリの欠陥救済等の結合制御に利用するようにしてい る。この場合の前記データバスを介する結合制御情報の 転送、そして、結合制御情報の複数サイクルに分けた直 列的な内部転送による手段は、揮発性メモリの大容量に 従って欠陥のような結合制御対象となる情報が増えると 40 き、その情報量の増大に対してその情報を個々の揮発性 メモリに反映させる処理を高速に実現できるようにす る、と言う点で優れている。

【0025】前記揮発性記憶回路への結合制御情報のロ ードを簡単な構成で行うには、前記揮発性記憶回路は半 導体集積回路に初期化を指示するリセット信号(RES ET) のリセット期間指示を意味する第1の状態に応答 して前記不揮発性メモリから出力される前記結合制御情 報を保持し、前記リセット信号の第1の状態からリセッ ト解除ないしは終了を意味する第2の状態への変化に応 リから出力される結合制御情報を前記データバスを介し 50 答して制御処理装置がリセット例外処理を開始するよう 込み、保持する。

にすればよい。この場合、リセット信号は、結合制御情 報のロードに必要な期間だけ第1の状態に維持される必 要がある。換言すれば、リセット信号によるリセット解 除タイミングが早過ぎてはならない。

13

【0026】リセット信号のリセット解除タイミングの 実質的な制約なしに結合制御情報のロード動作が充分に できるように、半導体集積回路に初期化を指示するリセ ット信号 (RESET) の第1の状態 (リセット期間) に応答して初期化されるクロック制御回路(19,2 0)を設けることができる。このクロック制御回路は、 前記リセット信号の第1の状態から第2の状態への変化 に応答して前記揮発性記憶回路に前記不揮発性メモリか らの前記結合制御情報を取り込ませ保持させ、その後、 中央処理装置にリセット例外処理を開始させる。

【0027】不揮発性メモリが書き換え可能であること に応じて、そとに予め書き込まれていた結合制御情報が 誤って書き換えられてしまうおそれがでてくる。そのよ うな不都合を極力排除するには、前記不揮発性メモリに は、救済情報格納用の不揮発性メモリセルに対する書換 ドビット(MB2)によって設定可能にするとよい。

[0028]また、半導体集積回路の外部に接続される 書き込み装置により前記不揮発性メモリセルに対する書 換えを許容する動作モードと、中央処理装置による命令 実行に従って前記不揮発性メモリセルに対する書換えを 許容する動作モードとをモードピット(MB1)によっ て設定可能にすることもできる。このようにすれば、結 合制御情報の書き込みを実装ボード上で(すなわちオン ボードで)又は書き込み装置の何れにおいても実施する 対応するような結合変更を容易に実現可能にするには、 オンボード書き込みモードをサポートすることが望まし 44

【0029】オンボード書き込みによる欠陥救済要求の ような結合制御情報の更新のために、前記不揮発性メモ りは診断プログラムを格納してもよい。前記診断プログ ラムは、前記不揮発性メモリ及び揮発性メモリに対して 不良検出を行い、新たな不良のメモリセルを救済するた めの救済情報を不揮発性メモリの救済情報格納用の不揮

[0030]本発明による第3の半導体集積回路(3 0)は、不揮発性メモリ(11)に格納して用いる情報 を欠陥に対する救済情報以外にも拡張したものである。 すなわち、1個の半導体基板に、夫々データバス(1 6)を共有する中央処理装置(10)のような制御処理 装置と、電気的に書き換え可能であって前記制御処理装 置によってアクセス可能な不揮発性メモリ(11)と、 前記制御処理装置によってアクセス可能な揮発性メモリ

発性メモリは、前記データバスにデータ入力端子が接続 するレジスタ手段(11AR, 12AR, 13AR, A R, 31DR, 12DR, 13DR) を夫々有し、夫々 対応する前記レジスタ手段に設定された機能制御情報に 従ってそれぞれの機能の一部が決定されるようにされ る。前記不揮発性メモリは、複数個の不揮発性メモリセ ルを有し、その一部は前記機能制御情報を含む初期化デ ータを記憶する不揮発性メモリセルとされる。前記不揮 発性メモリはまた、初期化データ記憶用の不揮発性メモ 10 リセルに対する書換えを許容する動作モードと抑止する 動作モードとを有し、前記半導体集積回路に対する初期 化の指示に応答して不揮発性メモリセルから前記初期化 データを読み出して出力するようにされる。前記レジス タ手段は、前記半導体集積回路に対する初期化の指示に 応答して前記不揮発性メモリからの初期化データを取り

【0031】との第3の半導体集積回路において、リセ ットの指示に応答してデータ量の多い初期化データを各 レジスタ手段に確実にロードするには、半導体集積回路 えを許容する動作モードと抑止する動作モードとをモー 20 に初期化を指示するリセット信号の第1の状態に応答し て初期化されるようなクロック制御回路を設けると良 い。とのクロック制御回路は、例えば前記リセット信号 の第1の状態から第2の状態への変化のような状態変化 に応答して相互に活性タイミングがずらされた複数相の 第1のタイミング信号を出力し、その後に、前記制御処 理装置にリセット例外処理を開始させるための第2のタ イミング信号を出力するようにされる。前記不揮発性メ モリは、前記複数相の第1のタイミング信号の活性タイ ミングに応答して前記初期化データを不揮発性メモリセ ことができる。半導体集積回路の実装後に生ずる欠陥に 30 ルから複数サイクルに分けて順番に読み出してデータバ スへ出力する。前記レジスタ手段は、不揮発性メモリか ちの前記初期化データの読み出しサイクル毎に、順番に データバスのデータを取り込み保持する入力設定動作を 行う。

> 【0032】前記不揮発性メモリは、これに対応される 前記レジスタ手段が保持した情報を、冗長用の不揮発性 メモリセルによって不良の正規不揮発性メモリセルを救 済するための救済情報として利用することができる。

【0033】前記揮発性メモリは、これに対応される前 発性メモリセルに書き込む処理を前記中央処理装置に実 40 記レジスタ手段が保持した情報を、冗長用の揮発性メモ リセルによって不良の正規揮発性メモリセルを救済する ための救済情報として利用することができる。

> 【0034】前記揮発性メモリは、揮発性メモリセルと してダイナミック型メモリセルを有し、その揮発性メモ リに対応される前記レジスタ手段が保持した情報を、前 記ダイナミック型メモリセルのリフレッシュインターバ ルを規定するための制御情報として利用する構成にされ ても良い。

【0035】前記揮発性メモリは、また、これに対応さ (12、13) とを有する。前記不揮発性メモリ及び揮 50 れる前記レジスタ手段が保持した情報を、内部制御信号

のタイミングを規定するための制御情報として利用する 構成にされても良い。

【0036】との第3の半導体集積回路においても前記 と同様に、不揮発性メモリと一緒に揮発性メモリが搭載 された大規模な論理構成を有する回路の結合変更を効率 的に行なうことができる。したがって、大規模な論理を 有する半導体集積回路の歩留まり向上によってコスト低 減を実現することができる。

【0037】前記不揮発性メモリは例えばフラッシュメ モリであり、一部の不揮発性メモリセルには前記制御処 10 理装置が実行するプログラムを格納させることができ る。前記揮発性メモリは例えばDRAMであり、前記中 央処理装置のワークメモリとしうて利用することができ る。前記揮発性メモリを例えばSRAMから成る高速ア クセスメモリとすることができる。

【0038】DRAMやSRAM等の揮発性メモリ(1 2, 13)をメモリモジュールとして含む半導体集積回 路(1A、1B、1C) において、前記メモリモジュー ルは、そのメモリアレイに関する救済情報を揮発的に記 含む。前記揮発性記憶回路(12AR、13AR)は、 前記半導体集積回路に形成されるべきデータバスに結合 可能にされた複数の入力端子乃至入力ノードと、前記半 導体集積回路の初期化動作のような救済情報の読み出し 設定動作のための制御信号 (reset) を受けるため の制御信号入力端子とを有する。前記メモリモジュール は、正規の揮発性メモリセルのような第1揮発性メモリ セルの複数と、冗長用の揮発性メモリセルのような第2 揮発性メモリセルの複数とを有し、前記揮発性記憶回路 (12AR、13AR)は前記第2揮発性メモリセルに 30 よって前記第1揮発性メモリセルを差し換え可能にする ための救済情報を保持可能にする。

【0039】とのように、前記揮発性記憶回路(12A R、13AR) に設定される前記救済情報を前記メモリ モジュールの外部から前記メモリモジュール内部の前記 揮発性記憶回路(12AR、13AR)へ供給するよう な構成とし、半導体集積回路に内蔵されるメモリモジュ ールの欠陥救済に関係する回路乃至機能仕様を標準化乃 至統一化する。それによって、前記メモリモジュールを メモリモジュール部品、いわゆる、IP(知的財産)部 40 品として販売する場合、前記メモリモジュールの使い勝 手を向上させることができる。

【0040】前記メモリモジュール含む半導体集積回路 はコンピュータ(電子計算機)から成る設計装置によっ て設計されるので、前記揮発性記憶回路(12AR、1 3AR) の構成を定めるためのレイアウトデータ、回路 機能データ乃至結線データなどの設計データは、コンピ ュータが理解できる様な特定のコンピュータ言語によっ て記述されたデータとされる。そして、そのデータは、 磁気テープ、MO(マグネトー・オプチカル・ディス

ク)、CD-ROM乃至フロッピー (登録商標) ディス クなどの記憶媒体として提供される。また、前記揮発性 記憶回路(12AR、13AR)の設計データは、DR AMやSRAM等の揮発性メモリのメモリモジュールの 回路機能の設計データと共に、データ記憶媒体に格納さ れて提供されても良い。さらにまた、前記揮発性記憶回 路(12AR、13AR)の設計データは、DRAMや SRAM等の揮発性メモリのメモリモジュールの設計デ ータの内部に組み込まれた状態で、データ記憶媒体に格 納されても良い。

16

【0041】とのように、メモリモジュールの設計乃至 それを含む半導体集積回路の設計データをコンピュータ が理解できる様な特定のコンピュータ言語によって記述 された設計データとして記憶媒体に記憶させて提供する ととにより、メモリモジュールの設計乃至それを含む半 導体集積回路の設計を効率的に行うことができる。 [0042]

【発明の実施の形態】《第1のシングルチップマイクロ コンピュータ》図1には本発明の半導体集積回路の一例 憶するための揮発性記憶回路(12AR、13AR)を 20 に係る第1のシングルチップマイクロコンピュータが示 される。同図に示されるシングルチップマイクロコンビ ユータ1Aは、単結晶シリコンなどから成る1個の半導 体基板に形成され、システムオンチップされたシステム LSIとして位置付けられる。

> 【0043】シングルチップマイクロコンピュータ1A は、夫々代表的に示されたCPU(中央処理装置)1 0、不揮発性メモリの一例であるフラッシュメモリ1 1、揮発性メモリの一例であるDRAM12、揮発性メ モリの別の例であるSRAM13、及び入出力回路14 等を有する。各メモリ11、12及び13は、それぞれ メモリモジュールと見なすことができる。前記CPU1 O、フラッシュメモリ11、DRAM12、SRAM1 3及び入出力回路14はアドレスバス15、Nピットの データバス16及びコントロールバス17を共有してい

> 【0044】前記入出力回路14は、特に制限されない が、外部アドレスバス18A、外部データバス18D及 び外部コントロールバス18C等に接続されており、そ の内部に前記バス18A、18D、18Cに接続されて 図示しない入出力ポート、前記外部バス18A, 18 D. 18 C に対するバスサイクルの起動などを制御する バスコントローラ、そして、シリアルインタフェース回 路に代表される入出力周辺回路等を有している。

【0045】前記CPU10は、特に制限されないが、 演算論理ユニット(ALU)、プログラムカウンタ(P C)、スタックポインタ(SP)、ステータスレジスタ (SR) のような専用レジスタ及びワークエリアとして 利用される汎用レジスタ群とからなる実行ユニットと、 前記フラッシュメモリ11に格納されたプログラムデー 50 タ乃至オペレション・システム・プログラムから供給さ

れるプログラム命令が順次に入力される命令レジスタ と、前記命令レジスタに格納された命令をデコードし、 前記実行ユニットに対する制御信号を発生する命令デー コーダとを含む制御ユニットとによって構成される。前 記実行ユニットは、前記アドレスバス15、データバス 16及び制御バス17に結合され、前記アドレスバス1 5への選択的なアドレス信号の出力、前記制御バスへの 選択的な制御信号の出力、及びデータバスを介するデー タの入出力を制御する。したがって、前記CPU10 データ乃至オペレションシステムプログラムにしたがっ て、前記半導体集積回路の動作を全体として制御する。 【0046】前記DRAM12はCPU10のワークメ モリ又はメインメモリとして利用されるところの比較的 大容量のリードライトメモリである。前記DRAM12 は、システムの大規模化に応じて例えば数ギガ・ビット のような大容量を有する。DRAM12のメモリセルア レイ12MAは、正規のワード線WLd_0~WLd_ Ndの他に冗長ワード線WLdRを有する。正規のワー 型メモリセルの選択端子が結合され、冗長ワード線WL dRには冗長用のダイナミック型メモリセルの選択端子 が結合されている。メモリセルの構成は正規用と冗長用 で相異する点は設定されなくても良い。正規のワード線 WLd_0~WLd_Ndの内のどのワード線を冗長ワ ード線WLdRの選択に置き換えるかは、救済アドレス レジスタ12ARに設定される救済情報によって決定さ れる。救済情報に含まれる救済ロウアドレス情報はアド レス比較回路12ACによってアドレスバッファ12A 回路12ACは比較結果が一致するとき、論理値"1" の検出信号12 φをXデコーダ12 X Dに与える。検出 信号12 φが論理値"1"のとき、Xデコーダ12XD は、アドレスバッファ12ABからのロウアドレスによ るワード線選択動作を抑止し、これに代えて冗長ワード 線WLdRを選択する。これにより、不良のワード線に 係るメモリアクセスは冗長ワード線WLdRに係る冗長 用のメモリセルの選択動作に代えられる。DRAM12 のその他の構成は後で説明する。

【0047】前記SRAM13は、例えばレジスタファ イルやデータパッファメモリなどの高速アクセスメモリ として利用される。SRAM13のメモリセルアレイ1 3MAは、正規のワード線WLs_0~WLs_Nsの 他に冗長ワード線WLsRを有する。正規のワード線W Ls_0~WLs_Ndには正規のスタティック型メモ リセルの選択端子が結合され、冗長ワード線WL s R に は冗長用のスタティック型メモリセルの選択端子が結合 されている。正規のワード線WLs_0~WLs_Ns の内のどのワード線を冗長ワード線WLs Rの選択に置 き換えるかは、救済アドレスレジスタ13ARに設定さ 50 アドレスレジスタ12AR,13ARの初期化も行なわ

れる救済情報によって決定される。救済情報に含まれる 救済ロウアドレス情報はアドレス比較回路 I 3 A C によ ってアドレスパッファ13ABからのロウアドレス信号 と比較される。アドレス比較回路13ACは比較結果が 一致するとき、論理値"1"の検出信号13 φをXデコ ーダ13 X Dに与える。検出信号13 φが論理値"1" のとき、Xデコーダ13XDは、アドレスバッファ13 ABからのロウアドレスによるワード線選択動作を抑止 し、これに代えて冗長ワード線WLsRを選択する。と は、前記フラッシュメモリ11に格納されたプログラム 10 れにより、不良のワード線に係るメモリアクセスは冗長 ワード線WLs Rに係る冗長用のメモリセルの選択動作 に代えられる。SRAM13のその他の構成は後で説明

【0048】前記フラッシュメモリ11は、コントロー ルゲートとフローティングゲートを有する電気的に書換 え可能な不揮発性メモリセルをマトリクス配置したメモ リセルアレイ1 1 MA を有する。メモリセルアレイ1 1 MAは、前記CPU10の動作プログラムと、前記DR AM12及びSRAM13の前記救済情報とを格納する ド線WLd_0~WLd_Ndには正規のダイナミック 20 領域として用いられる。前記メモリセルアレイ11MA には不揮発性メモリセルのコントロールゲートに結合さ れたワード線WLf_0~WLf_Nfと不揮発性メモ リセルのドレインに結合されたビット線BLf_0~B Lf_Mfが設けられている。とのワード線WLf_0 ~WLf_Nfとピット線BLf_0~BLf_Mfの 構成は図1の紙面の表裏方向にN組設けられているもの と理解されたい。この例では、ワード線WLf_0とビ ット線BLf_Oが交差する位置に配置されたNビット 分の不揮発性メモリセルが前記救済情報の格納領域にな Bからのロウアドレス信号と比較される。アドレス比較 30 る。フラッシュメモリ11の消去、書き込み、ベリファ イ及び読み出し動作等のタイミング制御等はシーケンス コントローラ115Qが行う。その動作の指示は、特に 制限されないが、CPU10などからのコマンドによっ て与えられる。特に制限されないが、フラッシュメモリ 11は、ワード線単位で消去可能にされている。

> 【0049】CPU10はフラッシュメモリ11等に格 納されている命令をフェッチして解読し、その解読結果 に従って、命令実行に必要なオペランドをDRAM12 やSRAM13等から取得し、取得したオペランドに演 40 算を施し、その演算結果を再びDRAM12やSRAM 13 に格納するといった演算処理を実行して、プログラ ムに記述された一連のデータ処理を行う。CPU10 は、リセット信号RESETがハイレベルにされると、 実行途中の処理があってもその処理を全て打ち切って、 内部回路の所要ノードを所定の論理値状態にイニシャラ イズする。このリセット期間(リセット信号RESET のハイレベル期間) にはCPU10内部の初期化だけで なく、図示を省略する周辺回路の内部レジスタに対して も初期化が行なわれる。更に、以下に説明する前記救済

れる。前記リセット信号RESETは、動作電源投入に よるパワーオンリセット或いはシステムリセット等の何 れの指示にも応答してハイレベルに変化される。リセッ ト信号RESETがローレベルにネゲートされると、C PU10はリセット例外処理を開始する。リセット期間 中におけるCPU10内部の初期化は、プログラムカウ ンタ、スタックポインタ、及びステータスレジスタなど の制御用レジスタ等に対して行なわれる。また、パワー オンリセットの場合には電源が投入されてからリセット が解除されるまでの間に、クロック発生回路の動作が安 10 定化され、リセット解除後には安定したクロック信号が CPU10などに供給可能にされる。尚、図1において クロックパルスジェネレータは図示を省略してあるが、 実際には、振動子と分周回路などを有し、動作基準クロ ック信号をCPU10と始めとする種々の内部回路にク ロック信号を供給するようになっている。

【0050】前記フラッシュメモリ11は、リセット信 号RESETのリセット期間に応答して救済情報のリー ド動作を行う。即ち、シーケンスコントローラ115Q アンプ11SA及び出力バッファ11OBを活性化す る。また、Xデコーダ11XD及びYデコーダ11YD は前記リセット信号RESETによって指示されるリセ ット期間に応答して、ワード線₩Lf_0及びビット線 BLf_0を選択する。これにより、前記救済情報を格 納したNビットのメモリセルの記憶情報はNビットのデ ータバス16に出力される。

【0051】前記救済アドレスレジスタ12AR, 13 ARは救済情報を格納するために例えばN/2ビット分 のスタティックラッチを有する。特に制限されないが、 救済アドレスレジスタ12ARを構成するスタティック ラッチのデータ入力端子は、リセット信号RESETの ハイレベル (論理値 "1") の期間にNビットのデータ バス16の下位N/2ビットに導通され、その間に入力 したデータを、リセット信号RESETのローレベルへ の反転動作によってラッチすることができる。他方の救 済アドレスレジスタ13ARを構成するスタティックラ ッチのデータ入力端子は、リセット信号RESETのハ イレベル (論理値"1") の期間にNビットのデータバ ス16の上位N/2ビットに導通され、その間に入力し 40 たデータを、リセット信号RESETのローレベルへの 反転動作によってラッチすることができる。したがっ て、リセット期間が終了されると、フラッシュメモリ1 0からデータバス16に読み出された下位側の救済情報 がDRAM12の救済アドレスレジスタ12ARに、上 位側の救済情報がSRAM13の救済アドレスレジスタ 13ARにラッチされる。それ以降、DRAM12、S RAM13では救済情報で特定されれるロウアドレスの アクセスがあれば、冗長ワード線による救済が行われ

【0052】図2には救済情報の詳細な一例が示され る。この例では前述の通り救済情報は全部で最大Nピッ トである。SRAM13の救済情報においてAS3~A SOは救済対象ロウアドレス情報であり、RE_Sはそ の救済対象ロウアドレス情報の有効性を示すSRAM救 済イネーブルビットである。このビットRE_Sは論理 値"1"によってロウアドレス情報AS3~AS0の有 効性を示す。救済アドレスレジスタ13ARにロードさ れたSRAM救済イネーブルビットRE_Sは、論理値 "1"の場合にはアドレス比較回路13ACを活性化 し、論理値"0"の場合にはアドレス比較回路13AC を非活性状態に保って検出信号130を不一致レベル "0"に固定する。同様にDRAM12の救済情報にお いてAD3~ADOは救済対象ロウアドレス情報であ り、RE_Dはその救済対象ロウアドレス情報の有効性 を示すDRAM救済イネーブルビットである。このビッ トRE__Dは論理値"1"によってロウアドレス情報A D3~AD0の有効性を示す。救済アドレスレジスタ1 2ARにロードされたDRAM救済イネーブルビットR はリセット期間を検出すると、リード動作可能にセンス 20 E_Dは、論理値"1"の場合にはアドレス比較回路 1 2ACを活性化し、論理値"0"の場合にはアドレス比 較回路12ACを非活性状態に保って検出信号12φを 不一致レベル"0"に固定する。

> 【0053】図3にはリセット期間における救済情報の イニシャルロード処理のタイミングが示される。電源投 入によるパワーオンリセット、或いはシステムリセット などによって、リセット信号RESETがハイレベルに されている期間がリセット期間である。投入された電源 が安定すると、ワード線WLf_OとYセレクタYSf __0が選択され、データバス16にはDRAM12とS RAM13の救済情報が並列的に読み出される。読み出 されたDRAM12の救済情報は救済アドレスレジスタ 12ARに、SRAM13の救済情報は救済アドレスレ ジスタ13ARにロードされ、ロードデータはリセット 解除によってラッチされる。

【0054】図1において、フラッシュメモリ11の前 記シーケンスコントローラ11SQは、モードレジスタ 11MRを有し、モードレジスタIIMRの設定内容に 従ってフラッシュメモリ11の動作を決定する。

【0055】モードレジスタ11MRは公知のフラッシ ュメモリと同様に、書き込み動作を指示する書き込みイ ネーブルビット、消去動作を指示する消去イネーブルビ ット等を有する。図示を省略する前記書き込みイネーブ ルビット、消去イネーブルビットによって書き込み動 作、消去動作が指示されたとき、メモリセルアレイ11 MAにおけるアクセス可能な範囲はモードビットMB2 の設定状態によって決る。また、その時のアクセス主体 は、モードビットMB1の値によって決る。すなわち、 モードレジスタ11MRはデータバス16を介してアク 50 セス可能であるが、その内の特定のモードビットMB1

には、シングルチップマイクロコンピュータ(以下単に マイクロコンピュータとも称する) 1 Aの外部端子P1 の値を直接反映させることも可能である。モードビット MB1は、マイクロコンピュータの外部に接続されるE PROMライタなどの書き込み装置によりフラッシュメ モリ11に対する書換えを許容する動作モード(EPR OMライタモード) を指定するビットとされる。モード ビットMB1が論理値"1"にされると、マイクロコン ビュータ1Aは見掛け上フラッシュメモリ単体の半導体 集積回路(バススレーブ)と等価な外部インタフェース 10 通常動作時より高くして信頼性をテストするバーン・イ 機能を持つように外部入出力回路 14の機能が変更さ れ、また、CPU10の動作も停止される。すなわち、 前記モードビットMB1の論理値"1"に応答して、C PU10のアドレスパス15、データパス16及びコン トロールバス17に結合されるパッファ回路はハイイン ピーダンス状態とされて、CPU10が各バス15.1 6、17から電気的に切り離される。このEPROMラ イタモードにおいて、外部入出力回路14は外部からア ドレス信号を入力してアドレスバス 15 に供給し、外部 からのリード信号によるリード動作の指示に応答してデ ータパス16のデータを外部に出力し、また、外部から のライト信号によるライト動作の指示に応答してデータ を入力してデータバス16に供給する。一方、前記モー ドビットMB1が論理値"0"のときフラッシュメモリ 11はCPU10の制御によってアクセス可能にされ る。すなわち、CPU10の各パス15, 16, 17に 結合されるバッファ回路は、モードビットMB1の論理 値"0"に応答して、CPU10を各バス15, 16, 17と電気的に接続する。

【0056】前記モードレジスタ11MRのモードビッ トMB2は、前記ワード線WLf_0とYセレクタYS f_0とによって選択可能な救済情報格納用の不揮発性 メモリセルに対する書換えを許容するか否かを決定する 制御ビットであり、論理値"0"によって救済情報の書 換えを可能にし、論理値"1"によって救済情報の書換 えを阻止する。シーケンスコントローラ115Qは、モ ードビットMB2が論理値"1"のとき、消去動作及び 書き込み動作において、ロウアドレス信号に拘わらずワ ード線WLf_0のレベルを消去及び書き込みの双方を 共に阻止する電圧、例えば0 Vにする。これにより、ワ ード線単位で行なわれる消去、Nビット単位で行なわれ る書き込み動作は、ワード線WLf_0に接続するメモ リセルに対して一切阻止される。モードビットMB2が 論理値"0"のときはワード線WLf_0のメモリセル に対しても自由に消去及び書き込みが可能にされる。

【0057】前記動作モードの設定が可能にされるマイ クロコンピュータ1Aにおいて、DRAM12及びSR AM13に対する欠陥救済は、図4の(A)に例示さる ようにう、先ず、マイクロコンピュータ1Aのメーカに

のプローブ検査(S1)の結果に対して行うことができ る(S2)。このときの救済では、モードビットMB1 によってマイクロコンピュータ1AをEPROMライタ モードとし、テスタ若しくはEPROMライタのような 専用書き込み装置を用いてフラッシュメモリ11をアク セスできるようにし、モードビットMB2を論理値 "0"にして、フラッシュメモリ11の所定領域に救済 情報を書き込む。その後、再度プローブ検査を行って (S3)、バッケージング(S4)、電源電圧Vddを ン・テスト(S5)を経て、選別(S6)が行なわれ る。パーン・イン・テストなどの影響で新たな不良が発 見された不良品には欠陥救済の機会を与えることができ る(S7)。例えば、ステップS2で欠陥の無かったマ イクロコンピュータIAにパーン・イン・テストなどに より欠陥が顕在化した場合、前述と同じようにして、欠 陥を救済することができる(S7)。欠陥救済品に対し て再度選別(S8)が行なわれた後、製品が出荷される (S9)。その製品を購入したユーザは当該マイクロコ 20 ンピュータを所要の回路基板に実装し、実装された回路 は適宜動作されることになる (S10)。 この動作中に は前記モードビットMB2を論理値"1"にして、救済 情報が誤って書き換えられないようにしておく。このオ ンボード状態で動作されるマイクロコンピュータ1A に、必要に応じて欠陥診断用のテストプログラム(診断 プログラム)を実行させて、欠陥の有無を判定し、発見 された欠陥に対しては、オンボード状態でマイクロコン ピュータ1Aに内蔵のCPU10を介して欠陥救済を施 すことができる(S11)。例えば、製造工程において 30 全く欠陥の無かったマイクロコンピュータ 1 A が経時的 に回路素子若しくは回路要素の特性が劣化して欠陥を生 じた場合や、動作温度、動作電圧などの動作環境の変化 に応じて新たに欠陥が生じた場合にも、それに対処する ことができる。ヒューズを用いた欠陥救済技術である図 4の(B)と比較した場合、救済可能な時期は3倍以上

【0058】前記オンボード書き込みによる欠陥救済の ための診断プログラム及びオンボード書き込み時に実行 される書き込みプログラムはフラッシュメモリ11のワ ード線WLf_0以外の領域に格納しておくことができ る。診断プログラムの実行は割り込みなどによってCP U10に任意に指示し、或いはタイマなどを用いて自動 的に実行できるようにしてもよい。診断プログラムの内 容はことでは詳細に図示しないが、SRAM12及びD RAM13に所定のテストパターンを書き込んでから読 み出し、読み出したデータと期待値データとを比較して 欠陥の有無を判定し、欠陥が有れば、救済可能な冗長構 成が余っているかを調べる処理を行なう。救済可能な冗 長構成が余っている場合には、その欠陥を救済するため よるウェーハブロセスで形成されたチップに対する最初 50 の救済情報をフラッシュメモリ10の救済情報格納用の 不揮発性メモリセルに書き込むため、前記CPU10に 前記書き込みプログラムを実行させて、救済情報をフラ ッシュメモリ11の所定のメモリセルへ書き込ませる処 理を行う。救済可能な冗長構成が余っていない場合に は、CPU10はエラーステータスピットをセットし、 それに応じた割り込み処理(例えばサービスマンコール の表示)を行うようにすることができる。

【0059】前記システムLSIとしてのシングルチッ プマイクロコンピュータ1Aは、欠陥救済のためのヒュ の装置や工程が省け、テスティングコストを削減すると とができる。銅配線系プロセスのようなヒューズのレー ザ熔断開口部の形成プロセスが複雑であると言う事情に 対しても、ヒューズプログラム回路を用いないので、製 造プロセスが簡素になる。例えば図5に例示されるよう に、その表面に図示しないMOSFETのような回路素 子が形成される単結晶シリコンからなるシリコン基板 (Si基板)100上の最下層のポリシリコン配線層1 02の上にそれぞれ窒化チタン (TiN)層105.1 11,117等を介して形成される銅配線層が第1層1 06から第5層(112, 118, 124, 130)ま であるとすると、レーザ溶断可能なポリシリコンヒュー ズをファイナルパッシベーション膜132を通して露出 させるための開口133を形成するとき、配線層平坦化 のための配線埋め込み溝を形成するときのエッチング用 ストッパである何層もの窒化シリコン (SiN)層13 1, 127, 125, 121, 119, 115, 11 3. 109, 107, 103を一度にエッチングで除去 することが難しいため、層間絶縁膜(酸化シリコン)1 28, 126, 122等のエッチングのためのエッチン 30 グガスとSiN層のエッチングガスを交互に何回も切換 えなければならず、製造工程数が著しく増えてしまう。 欠陥救済にヒューズプログラム回路を用いなければ銅配 線を用いるプロセスにおいて何ら問題を生じない。すな わち、本発明の半導体集積回路 1 A ないし後述される半 導体集積回路1B及び1Cは、図5のデバイス断面図か らヒューズ102Cを省いたデバイス構造とされる。そ れによって、配線抵抗が小さく、且つ、髙周波動作が可 能な半導体集積回路1A、1B、1Cを提供できる。

【0060】また、フラッシュメモリ11に対する救済 情報の書換えが可能であるから、バーン・インの後に発 生した欠陥も新たに救済でき、更に、システム若しくは 回路基板に実装してから経時的に発生する欠陥に対して も救済を施すことが可能である。

【0061】これにより、CPU10と共に、フラッシ ュメモリ11と一緒にDRAM12やSRAM13など の揮発性メモリが搭載された大規模な論理構成を有する シングルチップマイクロコンピュータ 1 A等の回路の欠 陥に対して救済効率を向上させることができる。したが

り向上によってコスト低減を実現することができる。 【0062】ととで、前記DRAM12、SRAM13 及びフラッシュメモリ11について以上で説明を省略し た構成について補足説明を行う。

24

【0063】 《DRAM》 前記DRAM12において、 メモリセルアレイ12MAは、図6に例示されるような アドレス選択用MOSFETQSと情報保持用キャパシ タCSとからなり、選択用端子としてのMOSFETQ Sのゲートが対応するワード線WLに接続され、データ ーズプログラム回路が不用になり、ヒューズ切断のため 10 入出力端子としてのMOSFETQSのドレインもしく はソースが対応するビット線BLに接続された、公知の ダイナミック型メモリセルDMCを多数備える。キャパ シタCSの1つの電極は、共通電極PLとされ、電源電 圧の半分に等しいような所定の電源が与えられる。メモ リセルアレイ12MAは、図7に例示されるように、ス タティックラッチ形態のセンスアンプSAdに対して公 知の折り返しビット線構造を有し、ビット線BLd_0 ~B L d _ M d を備えている。ビット線B L d _ 0~B Ld_Mdと交差する方向にはワード線WLd_0~W 20 Ld_Ndが配置され、更に、欠陥救済のための冗長ワ ード線WLdRが設けられている。特に図示はしないが 冗長ビット線を採用することも可能である。ビット線B Ld_0~BLd_MdはYセレクタYSd_0~YS d_Mdを介してコモンデータ線12CDに共通接続さ れる。図1に示されるように、前記ワード線WLd_0 ~WLd_Ndと冗長ワード線WLdRはXデコーダ1 2XDによって一本が選択される。YセレクタYSd_ 0~YSd_MdはYデコーダ12YDのデコード出力 によって一つがオン状態にされる。図1において、メモ リセルアレイ12MA及びYセレクタYSd_0~YS d_Mdは紙面の表裏方向にN組設けられていると理解 されたい。したがって、Xデコーダ12XD及びYデコ ーダ12YDによる選択動作が行われると、コモンデー タ線12CDにはNビット単位でデータの入出力が行な われることになる。書き込みデータはデータバス16か 5入力パッファ12 I Bに供給され、入力データに従っ て書き込みバッファ12WBがコモンデータ線12CD を介してビット線をドライブする。データ読み出し動作 ではピット線からコモンデータ線12CDに伝達された 読み出しデータをメインアンプ12MAで増幅し、これ を出力バッファ120Bからデータバス16に出力す る。

【0064】前記冗長ワード線WLdRによって救済す べき正規ワード線のロウアドレスを特定する救済情報は 前記救済アドレスレジスタ12ARに設定されている。 この救済アドレスレジスタ12ARは複数ビットのスタ ティックラッチから成り、そのデータ入力端子は、リセ ット信号RESETのハイレベルに応答してデータバス 16に導通され、データバス16から救済情報がロード て、大規模な論理を有する半導体集積回路1Aの歩留ま 50 される。ロードされた救済情報が有効であるとき、その

救済情報はアドレス比較回路12ACによって前記アド レスパッファ 12ABからのロウアドレス信号と比較さ れる。比較結果が一致のとき、検出信号120が論理値 "1"にされ、それ以外は論理値"0"にされる。前記 Xデコーダ12XD及びYデコーダ12YDは、アドレ スパス15のアドレス信号がアドレスパッファ12AB を介して供給され、供給されたアドレス信号をデコード する。特にXデコーダ12XDは、アドレス比較回路1 2ACから供給される検出信号 12 φが不一致を意味す る論理値"0"のときはアドレスバッファ12ABから のロウアドレス信号をデコードするが、検出信号12 φ が一致を意味する論理値"1"のときにはアドレスバッ ファ12ABからのロウアドレス信号のデコードが禁止 され、代わりに冗長ワード線WLdRを選択する。これ により、不良のワード線に係るメモリアクセスは冗長ワ ード線WLdRに係る冗長用のメモリセルの選択動作に

【0065】DRAM12の内部タイミング制御はタイ ミングコントローラ12TCが行う。タイミングコント U10からリード信号及びライト信号等のストローブ信 号が供給されると共に、アドレスバス15からメモリ選 択信号とみなされる複数ビットのアドレス信号が供給さ れる。タイミングコントローラ12CTによってDRA M12の動作選択が検出されると、Xデコーダ12XD 等の回路が活性化され、リード信号によって読み出し動 作が指示されているときは、メモリセルアレイ12MA で選択されたメモリセルの記憶情報がメインアンプ12 MAや出力バッファ120Bを介してデータバス16に 出力され、ライト信号によって書き込み動作が指示され 30 ファ130Bからデータバス16に出力する。 ているときは、メモリセルアレイ12MAで選択された メモリセルには、入力バッファ12IB及び書き込みバ ッファ12WBを介して入力されたデータが書き込まれ

【0066】《SRAM》前記SRAM13は、メモリ セルアレイ13MAに、図8に例示されるような公知の CMOSスタティック型メモリセルSMCを多数備え る。すなわち、CMOSスタティック型メモリセルSM Cは、図8のようにPチャンネル型MOSFETQP 1、QP2とNチャンネル型MOSFETQN1ないし 40 バッファ13ABからのロウアドレス信号と比較され QN4とからなる。QP1とQN1の相互、QP2とQ N2の相互は、それぞれCMOSインバータを構成する とみなされ、その入力端子と出力端子が交差接続される ことによって全体として1つのCMOSラッチ回路を構 成する。QN3とQN4は、選択スイッチを構成する。 QN3とQN4のゲートは、メモリセルの選択端子を構 成し、対応するワード線▼Lに接続される。対応する対 のビット線BL、BBLに接続されたQN3、QN4の ドレインもしくはソースは、メモリセルのデータ入出力

ラッチ形態に構成してもよい。メモリセルアレイ13M Aは、図9に例示されるように、相補ピット線BLs_ 0、BLBs_0~BLs_Ms, BLBs_Msを備 えている。相補ビット線BLs_0、BLBs_0~B Ls_Ms, BLBs_Msと交差する方向にはワード 線WLs_0~WLs_Nsが配置され、更に、欠陥救 済のための冗長ワード線WLsRが設けられている。特 に図示はしないが冗長ビット線を採用することも可能で ある。相補ビット線BLs_0、BLBs_0~BLs _Ms. BLBs_MsはYセレクタYSs_0, YS Bs_0~YSs_Ms, YSBs_Msを介してコモ ンデータ線13CDに共通接続される。図1に示される ように、前記ワード線WLs_0~WLs_Nsと冗長 ワード線WLsRはXデコーダ13XDによって一本が 選択される。YセレクタYSs_0, YSBs_0~Y Ss_Ms, YSBs_MstayFa-\$13YDOF コード出力によって一対がオン状態にされる。図1にお いて、メモリセルアレイ13MA及びYセレクタYSs _0, YSBs_0∼YSs_Ms, YSBs_Msは ローラ12TCにはコントロールバス17を介してCP 20 紙面の表裏方向にN組設けられていると理解されたい。 したがって、Xデコーダ13XD及びYデコーダ13Y Dによる選択動作が行われると、コモンデータ線13C DにはNビット単位でデータの入出力が行なわれること になる。書き込みデータはデータバス16から入力バッ ファ13 I Bに供給され、入力データに従って書き込み バッファ13WBがコモンデータ線13CDを介してビ ット線をドライブする。データ読み出し動作ではビット 線からコモンデータ線13CDに伝達された読み出しデ ータをセンスアンプ13SAで増幅し、これを出力バッ

【0067】前記冗長ワード線WLs Rによって救済す べき正規ワード線のロウアドレスを特定する救済情報は 救済アドレスレジスタ13ARに設定されている。この 救済アドレスレジスタ13ARは複数ピットのスタティ ックラッチから成り、そのデータ入力端子は、リセット 信号RESETのハイレベルに応答してデータバス16 に導通され、データバス16から救済情報がロードされ る。ロードされた救済情報が有効であるとき、その救済 情報はアドレス比較回路13ACによって前記アドレス る。比較結果が一致のとき、検出信号130が論理値 "1"にされ、それ以外は論理値"0"にされる。前記 Xデコーダ13XD及びYデコーダ13YDは、アドレ スパス15のアドレス信号がアドレスバッファ13AB を介して供給され、供給されたアドレス信号をデコード する。特にXデコーダ13XDは、アドレス比較回路1 3 A Cから供給される検出信号 1 3 φ が不一致を意味す る論理値"0"のときはアドレスバッファ13ABから のロウアドレス信号をデコードするが、検出信号130 端子とされる。メモリセルは抵抗負荷型のスタティック 50 が一致を意味する論理値"1"のときにはアドレスバッ

ファ12ABからのロウアドレス信号のデコードが禁止 され、代わりに冗長ワード線WLsRを選択する。これ により、不良のワード線に係るメモリアクセスは冗長ワ ード線WLsRに係る冗長用のメモリセルの選択動作に 代えられる。

【0068】SRAM13の内部タイミング制御はタイ ミングコントローラ13TCが行う。タイミングコント ローラ13TCにはコントロールバス17を介してCP U10からリード信号及びライト信号等のストローブ信 号が供給されると共に、アドレスバス15からメモリ選 択信号とみなされる複数ビットのアドレス信号が供給さ れる。タイミングコントローラ13CTによってSRA M13の動作選択が検出されると、Xデコーダ13XD 等の回路が活性化され、リード信号によって読み出し動 作が指示されているときは、メモリセルアレイ13MA で選択されたメモリセルの記憶情報がセンスアンプ13 SAや出力バッファ130Bを介してデータバス16に 出力され、ライト信号によって書き込み動作が指示され ているときは、メモリセルアレイI3MAで選択された メモリセルには、入力バッファ131B及び書き込みパ 20 ッファ13WBを介して入力されたデータが書き込まれ る。

【0069】《フラッシュメモリ》前記フラッシュメモ リ11は、メモリセルアレイ11MAに、図10に例示 される不揮発性メモリセル (フラッシュメモリセル) F MCを多数備える。メモリセルFMCは、コントロール ゲート(CG)、フローティングゲート(FG)、ソー ス(SC)及びドレイン(DR)を持つ1個のメモリセ ルトランジスタによって構成される。メモリセルアレイ $1.1\,\mathrm{MA}$ は、図 $1.1\,\mathrm{CM}$ 示されるように、フラッシュメ30 態) 、高いしきい値電圧の状態を"1"情報保持状態 モリセルFMCのドレインが結合されたピット線BLf $_{0}^{-0}$ BLf $_{Mf}$ 、フラッシュメモリセルFMCのコ ントロールゲートが結合されたワード線WLf_0~W Lf_Nf、及びフラッシュメモリセルFMCのソース が結合されたソース線SLfを有する。特に制限されな いが、この例では、ソース線SLfは各メモリセルFM Cに共通化されている。ビット線BLf_0~BLf_ MfはYセレクタYSf_Mfを介してコ モンデータ線1100に共通接続される。図1に示され るように、前記ワード線WLf_0~WLf_Nfに対 する選択動作はXデコーダ11XDによって行う。選択 ワード線と非選択ワード線に対する供給電圧は、消去、 書き込み、読み出しの各動作に応じて前記シーケンスコ ントローラ11SQが制御する。YセレクタYSf_0 ~YSf_MfはYデコーダ11YDのデコード出力に よって一つがオン状態にされる。図1において、メモリ セルアレイ11MA及びYセレクタYSf_0~YSf _M f は紙面の表裏方向にN組設けられていると理解さ れたい。したがって、Xデコーダ11XD及びYデコー

コモンデータ線11CDとの間ではNピット単位でデー タの入出力が可能になる。書き込みデータはデータバス 16から入力バッファ111Bに供給され、入力データ に従って書き込みバッファ 11WBがコモンデータ線1 1CDを介してビット線をドライブする。データ読み出 し動作ではビット線からコモンデータ線11CDに伝達 された読み出しデータをセンスアンブ118Aで増幅 し、これを出力バッファ110Bからデータバス16に 出力する。との例では、消去動作はワード線単位で行な われる。尚、図1に図示を省略したソース線には、消 去、書き込み、読み出しの各動作モードに応じたソース 線電圧が前記シーケンスコントローラ115Qから与え られる。

28

【0070】フラッシュメモリ11のシーケンス制御及 び電圧制御は前記シーケンスコントローラ 1 1 S Qが行 う。 ととでは、シーケンスコントローラ115Qによる 電圧制御態様を説明する。先ず、メモリセルFMC(N チャンネル型のMOS形式メモリセルトランジスタ) は、フローティングゲート内の電荷の多い・少ないに応 じて情報を保持する事が可能である。例えばフローティ ングゲート内に電荷が注入されるとメモリセルのしきい **値電圧は上昇する。コントロールゲートに印加する電圧** 値以上にしきい値電圧を上げる事によりメモリ電流は流 れなくなる。またフローティングゲートから電荷を放出 することによってそのしきい値電圧は低下される。コン トロールゲートに印加される電圧値よりもしきい値電圧 が低くされることにより、メモリ電流が流れるようにな る。例えば、図12に例示されるように、低いしきい値 電圧の状態を"0"情報保持状態(例えば書き込み状 (例えば消去状態) と割り当てる事が可能となる。これ は定義上の事であるので、逆の定義を与えても何ら問題 は無い。メモリ動作はリード(read)、書込み(progra m) 及び消去 (erase) に大別される。書込みベリファイ 及び消去ベリファイはリードと実質的に同じである。 【0071】読み出し動作では、コントロールゲートC Gに読み出し電位(例えばVcc=5V)が印加され る。このときの選択メモリセルの記憶情報は、そのメモ リセルに電流が流れるか流れないかによって、その・・ "0"、"1"が判定される。消去においては、図13 に例示されるように、コントロールゲートCGに正電圧 (例えば10V)を印加しメモリセルのソースに負電圧 (例えば-10V) を印加する。ドレインDRはフロー ティングであってもよいし、或いはウェルと同じ負電圧 (例えば−10V)であってもよい。このことによりフ ローティングゲート内にトンネル効果によって電荷を注 入する事が可能となる。その結果、メモリセルFMCの しきい値電圧が上昇する。消去ベリファイは、ベリファ イのためのワード線電圧が異なるだけで前記読み出し動

に例示されるように、コントロールゲートCGに負電付 (例えば-10V)を印加し、ドレインDRには正電圧 (例えば7V)を与え、ソースSCをフローティングに する。このことによりドレインに正電圧が印加されたメ モリセルのみ電荷の放出が行なわれる。その結果、メモ リセルFMCのしきい値電圧は減少する。この後の書込 みベリファイ動作も前記読み出しと同様に行われる。

【0072】《第2のシングルチップマイクロコンピュ ータ》図14には本発明に係る半導体集積回路の別の例 である第2のシングルチップマイクロコンピュータが示 10 される。同図に示されるシングルチップマイクロコンピ ユータ1Bは、欠陥救済用の冗長構成を有する点が図1 のものと相違される。すなわち、メモリセルアレイ11 MAは、正規のワード線WLf_0~WLf_Nfの他 に冗長ワード線WL f Rを有する。冗長ワード線WL f Rにも前記メモリセルFMCのコントロールゲートが結 合され、それらのドレインは対応するビット線に、ソー スは前記ソース線に結合されている。正規のワード線♥ Lf_0~WLf_Nfの内のどのワード線を冗長ワー F線WLfRの選択に置き換えるかは、救済アドレスレ 20 に、SRAM13の救済情報は救済アドレスレジスタ1 ジスタ11ARに設定される救済情報によって決定され る。救済情報に含まれる救済ロウアドレス情報はアドレ ス比較回路11ACによってアドレスバッファ11AB からのロウアドレス信号と比較される。アドレス比較回 路11ACは比較結果が一致するとき、論理値"1"の 検出信号11φをXデコーダ11XDに与える。検出信 号11 φが論理値"1"のとき、Xデコーダ11 XD は、アドレスパッファ 1 1 A B からのロウアドレスによ るワード線選択動作を抑止し、これに代えて冗長ワード 係るメモリアクセスは冗長ワード線WLfRに係る冗長 用のメモリセルの選択動作に代えられる。

【0073】この構成において、リセット期間中におけ る救済情報のデータバス16への読み出しは図1の場合 と同様に1回で行われる構成に変わりはない。したがっ て、図14の場合には、全部で最大Nビットの救済情報 を1回で3個の救済アドレスレジスタ11AR, 12A R. 13ARに振り分けなければならない。これを満足 するように、3個の救済アドレスレジスタ11AR,1 2AR, 13ARのデータ入力端子は、Nビットのデー 40 タバスの各ビットの信号線と重複することなく別々に結 合さているものとする。

【0074】図15にはフラッシュメモリ11の救済情 報格納領域に格納された救済情報の一例が示されてい る。図2に比べて、フラッシュメモリ11の救済ロウア ドレスAF3~AFOとフラッシュメモリの救済イネー ブルビットRE_Fが増えている。データバス16に読 み出される救済情報が全部でNビットであるなら、デー タバス16の信号線は、図15の配列を維持して対応す

のデータ入力端子に結合されている。前記ピットRE_ Fは論理値"1"によってロウアドレス情報AF3~A F0の有効性を示す。 救済アドレスレジスタ11ARに ロードされた救済イネーブルビットRE_Fは、論理値 "1"の場合にはアドレス比較回路11ACを活性化 し、論理値"0"の場合にはアドレス比較回路11AC を非活性状態に保って検出信号110を不一致レベル "0"に固定する。

30

【0075】図16にはリセット期間における救済情報 のイニシャルロード処理のタイミングが示される。電源 投入によるパワーオンリセット、或いはシステムリセッ トなどによって、リセット信号RESETがハイレベル にされている期間がリセット期間である。投入された電 源が安定すると、ワード線WL f _0とYセレクタYS f_0が選択され、データパス16にはフラッシュメモ リ11、DRAM12及びSRAM13の救済情報が並 列的に読み出される。読み出されたフラッシュメモリ 1 1の救済情報は救済アドレスレジスタ11ARに、DR AM12の救済情報は救済アドレスレジスタ12AR 3ARにロードされ、ロードデータはリセット解除によ ってラッチされる。

【0076】 とのシングルチップマイクロコンピュータ 1 Bによればフラッシュメモリ11で発生する欠陥に対 しても救済することができる。その他の点は図1のシン グルチップマイクロコンピュータ1Aと同じであり、そ の詳細な説明は省略する。

【0077】《第3のシングルチップマイクロコンピュ ータ》図17には本発明に係る半導体集積回路の更に別 線WLfRを選択する。これにより、不良のワード線に 30 の例である第3のシングルチップマイクロコンピュータ が示される。同図に示されるシングルチップマイクロコ ンピュータ1Cは、フラッシュメモリから救済情報を読 み出す動作を複数サイクルとし、複数個の救済アドレス レジスタには救済情報の読み出しサイクル毎に順番にデ ータをラッチさせるようにした点が図1のものと相違さ れる。すなわち、シングルチップマイクロコンピュータ 1 Cには、リセット信号RESETによるリセット指示 (リセット期間) に応答して初期化されるクロック制御 回路として、クロックバルスジェネレータ(CPG)1 9と制御回路20を設ける。

【0078】前記クロックバルスジェネレータ19は例 えば発振子を用いた発振回路と分周回路或いはPLL回 路等を有し、動作電源が投入され、リセット信号RES ETがアサートされて内部動作が安定してクロック信号 を発生可能になった後、リセット信号RESETがネゲ ートされるのに応答して、クロック信号CLKRを発生 する。図18に例示されるように、クロック信号CLK Rは、特に制限されないが、3回発生され、Cれが前記 制御回路20に与えられる。CPU10はクロックパル る救済アドレスレジスタ11AR,12AR,13AR 50 スジェネレータ19かち発生されるリセット信号RST

によって初期化される。CPU10のリセット期間は、 図18に例示されるように、クロック信号CLKRの3 発目が発生されるまでである。リセット信号RSTによ るリセット期間が終了すると、CPU10は、クロック パルスジェネレータ19から発生されるクロック信号C LKに同期して、リセット例外処理を開始する。

【0079】CPU10に対するリセット信号RSTに よるリセット期間において、制御回路20は救済情報の イニシャルロード制御を行う。即ち、図18に例示され るように、制御回路20は、クロック信号CLKRの第 10 1サイクル及び第2サイクルの期間に制御信号 Φ W O を アサートし、その第1サイクルに応答して制御信号φB Oをアサートし、第2サイクルに応答して制御信号φB 1をアサートする。前記シーケンスコントローラ118 ンプ118A及び出力パッファ110Bを活性化し、読 み出し動作可能にフラッシュメモリの電圧制御を行う。 前記Xデコーダ11XDは制御信号φW0のアサート期 間に応答してワード線WLf_0に読み出し選択レベル ート期間にYセレクタYSf_0によってピット線BL f_0を選択する。これにより、制御信号 o B O のアサ ート期間 (クロック信号CLKRの第1サイクル) にデ ータバス16には、ワード線WLf_0とビット線BL f_0との交差位置にあるNビットのメモリセルから救 済情報が読み出される。 このとき、前記制御信号 中B 0 はDRAM12の救済アドレスレジスタ12ARに供給 され、前記制御信号

ø
B

O

のハイレベル期間でデータバ ス16のデータを入力し、ローレベルによってその入力 レジスタ12ARにラッチされる。また、Yデコーダ1 1YDは次の制御信号

のB1のアサート期間ではYセレ クタYSf_1によってビット線BLf_1を選択す る。 これにより、制御信号 o B 1 のアサート期間 (クロ ック信号CLKRの第2サイクル) にデータバス16に は、ワード線WLf_0とピット線BLf_1との交差 位置にあるNビットのメモリセルから救済情報が読み出 される。 とのとき、前記制御信号 ϕ B 1 は S R A M 1 3 の救済アドレスレジスタ13ARに供給され、当該レジ データパス16のデータを入力し、ローレベルによって その入力データをラッチするから、その救済情報が救済 アドレスレジスタ13ARにラッチされる。

【0080】したがって、ワード線WLf_0とビット 線BLf_0との交差位置にあるメモリセルにDRAM 12の救済情報を格納し、ワード線WLf_0とピット 線BLf_1との交差位置にあるメモリセルにSRAM 13の救済情報を格納しておけば、シングルチップマイ クロコンピュータ1 Cのリセット指示に応答して、救済 情報をNビット単位で順番にDRAM12及びSRAM 50 ットMAT0~MAT7及び冗長メモリマットMATR

13に内部転送することができる。一つの回路に対する 救済情報の内部転送回数は1回に限定されず、当該回路 の論理規模に比例する冗長の論理規模に応じて適宜決定 することができる。例えば、Yデコーダに供給する制御 信号の数を増やし、制御信号毎に別々のYセレクタを選 択させ、救済情報を入力する回路の救済アドレスレジス タの数も必要に応じて増やせばよい。 図1で説明した様 成の場合には、救済情報の初期ロード動作の期間はリセ ット信号RESETのリセット期間に依存する。初期ロ ードすべき救済情報の量が多い場合には、マイクロコン ピュータの外部でリセット信号RESETによるリセッ ト期間を制御しなければならない。図17の場合には、 リセット信号RESETによってクロックパルスジェネ レータ19の動作が安定化した後は、マイクロコンピュ ータ1C内部の制御回路20が救済情報のイニシャルロ ード処理を自律的に制御するから、初期ロードすべき救 済情報の量が多い場合であっても、マイクロコンピュー タ外部で特別な操作を要することなく、救済情報のイニ シャルロードを確実に行うことができる。その他の点は を与える。 Y デコーダ 1 1 Y D は制御信号 φ B O のアサ 20 図 1 のシングルチップマイクロコンピュータ 1 A と同じ

32

【0081】また、システムオンチップ化などに代表さ れる集積度の大規模化に鑑みると、大規模集積回路に搭 載された一つの回路モジュールであるフラッシュメモリ 11を別の回路モジュールとの関係で効率的に利用する ために、フラッシュメモリ11の記憶情報を当該フラッ シュメモリ11とは別のSRAM13やDRAM12の 欠陥救済等に利用した。このとき、前記データバス16 を介する救済情報の内部転送、そして、救済情報の複数 データをラッチするから、その救済情報が救済アドレス 30 サイクルに分けた直列的な内部転送による構成は、SR AM13やDRAM12等の大容量に従って欠陥が増え るのに比例して救済情報が増えるとき、救済情報量の増 大に対してその情報を個々のSRAM13やDRAM1 2に反映させる処理を高速に実現できるようにする、と いう点で重要である。

であり、その詳細な説明は省略する。

【0082】《ブロック置換》今まで説明した冗長への 置き換えはアドレス比較によって行うものであったが、 図19に例示されるように、メモリマットも若しくはメ モリブロックの置換によって行うことも可能である。例 スタ13ARは前記制御信号 ϕ B1のハイレベル期間で 40 えば、メモリマット $MATO\sim MAT7$ は正規メモリセ ルがマトリクス配置されたメモリブロックである。この 例では、各メモリブロック毎に1ビットのデータ入出力 端子D0~D7が割当てられ、その間にはYセレクタ回 路YSW0~YSW7、リード・ライト回路(センスア ンプ及びライトアンプ)R $W0\sim$ RW7等が配置されて いる。欠陥救済用のメモリセルがマトリクス配置された 冗長メモリマットMATRが設けられ、この冗長メモリ マットMATRには冗長用のYセレクタ回路YSWR及 びリードライト回路RWRが接続されている。メモリマ は相互に同じ回路構成を有している。Yセレクタ回路Y SW0~YSW7、YSWRは、対応するメモリマット から1本のビット線若しくは1対の相補ビット線を選択 する。

【0083】メモリマットMAT0~MAT7の内の一 つを冗長メモリマットMATRに置き換え可能にするた めに、セレクタSEL0~SEL7が設けられている。 セレクタSEL0~SEL7は、リードライト回路RW Rの入出力端子とリードライト回路RW0~RW7の入 0~D7に接続する。セレクタSEL0~SEL7に対 する選択制御信号はデコーダDLが生成し、デコーダD Lには救済情報レジスタARから救済情報が与えられ る。救済情報のイニシャルロードの手法は前記と同じで ある。

【0084】図19の例に従えば、救済情報は、救済イ ネーブルビットREと、3ビットの選択ビットA2~A Oから成る。デコーダDLは選択ビットA2~AOの相 補信号に対してデコード論理を構成するアンドゲートA D0~AND7の出力が対応するセレクタSEL0~S EL7の選択端子に供給される。各アンドゲートAND 0~AND7には救済イネーブルビットREが供給さ れ、これが論理値"1"の救済イネーブル状態にされた とき、デコード動作を行うことができる。換言すれば、 救済イネーブルビットREが論理値"0"の状態では、 各アンドゲートAND0~AND7の出力選択信号は全 て非選択レベルに強制される。

【0085】メモリマットも若しくはメモリブロックの 置換によって救済を行えば、アドレス比較動作が不要で 30 あり、アクセスタイムの高速化に資することができる。 また、救済可能な規模に対して救済情報のビット数が少 なくて済む。したがって大容量DRAMなどの場合には 好適である。但し、冗長によって占有されるチップ面積 はアドレス比較を行う構成に比べて大きくなる。図19 の構成は、前記SRAD13、DRAM12、フラッシ ュメモリ11の何れにも適用することが可能である。 【0086】《トリミング回路への適用》以上の説明で

は冗長のための救済情報をフラッシュメモリ11に格納 して用いる例を説明したが、救済情報の代わりに、又 は、救済情報と共に、トリミング情報を格納して用いる ようにすることも可能である。以下、トリミング情報を 用いて回路特性を決定することができる回路の例を幾つ か説明する。

【0087】図20には降圧電源回路を有するシングル チップマイクロコンピュータの一例が示される。降圧電 源回路31はシングルチップマイクロコンピュータ30 の外部から与えられる5 V や3.3 Vのような電源電圧 VDDを降圧して内部電源電圧 VDLを生成する。降圧 された内部電源電圧VDLはCPU10、フラッシュメ 50 【0090】図22にはDRAM12のデータ保持モー

モリ11、DRAM12、SRAM13などの動作電源 として用いられる。このような降圧電圧VDLを用いる のは、集積度及び動作速度を向上させるために回路素子 が微細化されているとき、回路動作の信頼性を保証する ため、更には低消費電力を実現するためである。外部と インタフェースされる入出力回路 14は、外部電源電圧 VDDを動作電源とする。VSSは回路の接地電圧であ る。この降圧電源回路31は、内部電源電圧VDLのレ ベルを規定するための参照電圧を決定する制御情報(電 出力端子との何れか一方を選択してデータ入出力端子D 10 圧トリミング情報)をラッチする電圧トリミングレジス タ31DRを有する。とのレジスタ31DRに対する電 圧トリミング情報のイニシャルロードは、前述の救済情 報のイニシャルロードと同様に、リセットの指示に応答 して前記フラッシュメモリ11からデータバス16に電 圧トリミング情報が読み出され、読み出された電圧トリ ミング情報がレジスタ31DRにラッチされる。

【0088】図21には前記降圧電源回路31の一例が 示される。降圧電圧はnチャンネル型MOSトランジス タM5と抵抗素子R5から成るソースフォロア回路から NDO~AND7によって構成され、アンドゲートAN 20 出力される。トランジスタM5のコンダクタンスはオペ アンプAMP2によって負帰還制御される。電圧VDL は論理的に制御電圧VDL1に等しくされる。制御電圧 VDL1は、n チャンネル型MOSトランジスタM4と 抵抗素子R0~R4から成るソースフォロア回路から出 力される。トランジスタM4のコンダクタンスはオペア ンプAMP1によって負帰還制御される。その帰還系 は、抵抗RO~R4による抵抗分圧比を選択可能なスイ ッチMOSトランジスタM0~M3が設けられて、トリ ミング回路を構成している。スイッチMOSトランジス タM0~M3の選択は、2ピットの電圧トリミング情報 TR1. TR0をデコードするデコーダDEC1が行 う。そのようにして形成される帰還電圧は基準電圧発生 回路VGE 1で発生される基準電圧とオペアンプAMP 1で比較される。とのオペアンプAMP1は、制御電圧 VDL1が参照電圧Vrefに等しくなるように負帰還 制御を行う。

> 【0089】前記降圧電源回路31の素子特性が、製造 プロセスの影響によって、比較的大きくばらついた場 合、内部電源電圧VDL1が設計値的な所望範囲内に入 40 るようにデコーダDEC1で選択する抵抗分圧比を変更 する。そのための情報は、デバイステストによって把握 される回路特性から予め得ることができ、前述のよう に、EPROMライタモードなどによってフラッシュメ モリ11の所定領域(前記救済情報の格納領域に相当す る所定アドレスエリア) に予め書き込んでおけばよい。 マイクロコンピュータ30がリセットされるとき、その 電圧トリミング情報TRO、TR1はフラッシュメモリ 11から電圧トリミングレジスタ31DRにイニシャル ロードされる。

ドにおいて、メモリセルのリフレッシュ間隔を制御する リフレッシュタイマの一例が示される。CMはモニタ用 ストレージキャパシタであり、ダイナミック型メモリセ ルのストレージキャバシタよりも僅かにデータ保持時間 が短くなるように設計されている。nチャンネル型MO SトランジスタM15はモニタ用ストレージキャパシタ CMに対する充電用トランジスタである。このトランジ スタM15は、図23に例示されるように、リフレッシ ュ動作期間にオン動作され、データ保持期間にオフ状態 モニタ用ストレージキャパシタCMのリークによってレ ベル低下される。レベル低下の度合は、コンパレータA MP3によって検出する。コンパレータAMP3はノー FVNのレベルが参照電圧VR1よりも低くなると、ハ イレベルを出力する。この状態はセット・リセット型の フリップフロップFFをセット状態にする。これによっ てカウンタCNTが計数動作を開始し、リフレッシュク ロック

のREFを

生成する。

とのリフレッシュクロック ΦREFに同期してリフレッシュ動作が行われる。例え 次インクリメントしながらリフレッシュクロックゆRE Fのクロックサイクルに同期してワード線単位のリフレ ッシュ動作を行う。カウンタCNTのオーバーフローに よるキャリーによってフリップフロップFFがリセット され、一連のフレッシュ動作を終了する。リフレッシュ 動作中、トランジスタM15はオン状態にされ、モニタ 用ストレージキャパシタCMは、次のリフレッシュタイ ミングを検出するために充電されている。リフレッシュ 動作が終了すると、トランジスタM15はカット・オフ の検出動作が行われる。

35

【0091】前記モニタ用ストレージキャパシタCMの 電荷保持特性は、プロセスの影響を受けて変動するとと が予想され、例えば、DRAMの正規のメモリセルのス トレージキャパシタの平均的な電荷保持特性を有してい る場合には、それよりも電荷保持特性の多くのメモリセ ルでデータエラー若しくはデータ破壊生じてしまう。そ とで、モニタ用ストレージキャパシタCMの電荷保持性 能に応じて、参照電圧VR1を調整可能な参照電圧発生 回路12RFを採用することができる。

【0092】との参照電圧発生回路12RFは、図22 に例示されるように、nチャンネル型MOSトランジス タM14と抵抗素子R10~R14から成るソースフォ ロア回路から出力される。トランジスタM14のコンダ クタンスはオペアンプAMP4によって負帰還制御され る。その帰還系は、抵抗R10~R14による抵抗分圧 比を選択可能なスイッチMOSトランジスタM10~M 13が設けられて、トリミング回路を構成している。ス イッチMOSトランジスタM10~M13の選択は、2 ビットの電圧トリミング情報RF1, RF0をデコード 50 のタイミングコントローラのタイミング調整、の夫々で

するデコーダDEC2が行う。そのようにして形成され る帰還電圧は基準電圧発生回路VGE2で発生される基 準電圧VRとオペアンプAMP4で比較される。このオ ベアンプAMP4は、参照電圧VR1が基準電圧VRに 等しくなるように負帰還制御を行う。

【0093】前記モニタ用ストレージキャパシタCMの 電荷保持性能が製造プロセスの影響により許容範囲を越 えて変動した場合、デコーダDEC2で選択する抵抗分 圧比を適当に変更する。そのための情報は、デバイステ にされる。データ保持期間においてノードVNの電圧は 10 ストによって把握されるキャバシタCMの電荷保持性能 から予め得ることができ、前述のように、EPROMラ イタモードなどによってフラッシュメモリ11の所定領 域(前記救済情報の格納領域に相当する所定アドレスエ リア)に予め書き込んでおけばよい。マイクロコンピュ ータ30がリセットされるとき、その電圧トリミング情 報TRO、TR1はフラッシュメモリ11からリフレッ シュ最適化レジスタ12DRにイニシャルロードされ る。

【0094】図24にはSRAM13のタイミングコン ば、図示を省略するリフレッシュアドレスカウンタを順 20 トローラ13TCにおけるタイミング調整用ディレイ回 路の一例として、センスアンプ活性化信号のSAのディ レイ回路が示される。タイミングコントローラ13TC は、直列4段の遅延回路DLO~DL3と、各遅延回路 DL0~DL3の出力を選択するCMOSトランスファ ゲートTG0~TG3を有する。CMOSトランスファ ゲートTGO~TG3の出力はワイヤード・オアされ、 その結合ノードの信号がセンスアンプ活性化信号のSA としてセンスアンプ13SAに供給される。何れのCM OSトランスファゲートTGO~TG3をオン動作させ 状態にされ、再びリークによるリフレッシュタイミング 30 るかは、2 ピットのタイミング調整情報TM0,TM1 をデコードするデコーダDEC3が行う。

> 【0095】SRAM13のアクセス速度が製造プロセ スの影響により変動した場合、高速アクセスや或いはデ ータ読み出し動作の安定化とうい観点より、それに応じ てセンスアンプの活性化タイミングを調整することが望 ましい場合がある。それに応じて、CMOSトランスフ ァゲートTGO~TG3の選択状態を決定すればよい。 そのための情報は、デバイステストによって把握される アクアエス速度性能などから予め得ることができ、前述 40 のように、EPROMライタモードなどによってフラッ シュメモリ11の所定領域(前記救済情報の格納領域に 相当する所定アドレスエリア) に予め書き込んでおけば よい。マイクロコンピュータ30がリセットされると き、そのタイミング調整情報TMO、TM1は、救済情 報と同じ手順によってフラッシュメモリ11からデータ バス16を介してタイミング調整レジスタ13DRにイ ニシャルロードされる。

【0096】図14の欠陥救済、図21の電圧トリミン グ、図22のリフレッシュインターバル最適化、図24

説明した技術は、図20に例示される一つのシングルチ ップマイクロコンピュータ30のような半導体集積回路 に纏めて適用することができる。そのとき、フラッシュ メモリ11に格納される情報は、回路の一部の機能を決 定する初期化データとして位置付けることができ、例え ば、図25の様なフォーマットでフラッシュメモリ11 のメモリセルアレイ 1 1 MA に格納される。

【0097】図26には、コンピュータを使用して、半 導体集積回路を設計するためのシステムの一例が示され

【0098】同図において、100はパーソナルコンピ ュータの様なコンピュータ(電子計算機とも記す)を示 しており、101はデータを前記電子計算機に入力する ためのキーボードである。また、102は、例えばフロ ッピイデイスクの様な記録媒体である。

【0099】との記録媒体には、予め半導体集積回路の 設計に必要なデータが記録されている。例えば、図1に示 されている様な半導体集積回路を設計するために、記録 媒体102には、フラッシュメモリ(11)の構成を定 めるデータ103、DRAM(12)の構成を定めるデータ 20 104、救済アドレスレジスタ(12AR)の構成を定 めるデータ105、データバス(16)の構成を定める データ106等が記録されている。

【0100】設計しようとしている物に応じて必要なデ ータを、前記記録媒体から電子計算機に読み出すことに より、電子計算機上で半導体集積回路の設計を行うこと が出来る。

【0101】前記各データは、電子計算機が理解できる ような特定のコンピュータ言語で書かれたプログラム

(例えばRTL (Register Transfer Level) モデル やHDL(Hardware Description Language)モデ ル)、或いは実際に半導体集積回路を製造する際に使わ れるマスクに関するデータ(座標データ、接続配線デー タ) でも良い。勿論との両者を組み合わせたものを前記 データとしても良い。

【0102】前記説明では、救済アドレスレジスタの構 成を定めるデータが、データ105であるとしたが、勿 論電気的特性を変更するために使われるレジスタ (例え ば、図20に示されている電圧トリミングレジスタ、図 22に示されているリフレッシュ最適化レジスタ、図2 4に示されているタイミング調整レジスタ、或いは図2 5に示されるようなそれらの複合レジスタ)の構成がと のデータ105によって定められるようにしても良い。 【0103】また、図1では、DRAM(12)内に救 済アドレスレジスタ (12AR) 及びアドレス比較回路 (12AC)が設けられている様に説明されているが、 CれらをDRAM (メモリアレイ12MA、デコーダ1 2XD、12YD、Yセレクタ、書き込みバッファ、入 カバッファ、メインアンプ、出力バッファ) の構成を定

勿論、図1に示されているDRAM(12)を一つのデ ータ群として扱っても良い。

【0104】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0105】例えば、本発明に係る半導体集積回路はシ ングルチップマイクロコンピュータに限定されず、ま た、シングルチップマイクロコンピュータの内蔵同路モ 10 ジュールの種類も前記の例に限定されず、適宜変更であ る。また、電気的に曹換え可能な不揮発性メモリには、 フラッシュメモリに限定されず、選択MOSトランジス タとMNOS (メタル・ナイトライド・オキサイド・セ ミコンダクタ)形式の記憶トランジスタとから成るメモ リセルを採用してもよい。また、フラッシュメモリの書 き込み、消去の電圧印加状態は前記に限定されず適宜変 更可能である。また、不揮発性メモリは4値以上の多値 の情報を記憶するものであってもよい。また、揮発性メ モリはSRAM、DRAMに限定されず、強誘電体メモ リ等であってもよい。

【0106】DRAM、SRAM、フラッシュメモリの ようなメモリにおいて、冗長ワード線は、アドレス比較 回路によるアドレス比較結果によって選択されることに なるので、その選択タイミングが正規ワード線のそれに 比べて遅れがちとなる。その種のタイミングの遅れは、 特に半導体集積回路が著しく早い動作サイクルをもって 動作すべきときは無視できなくなる。そのような場合の ために、面積の若干の増加が許容されるなら、冗長用の ダイナミック型メモリセルにおける情報記憶用容量を正 30 規用メモリセルにおけるそれよりもそのサイズを増大さ せたり、冗長用のスタティック型メモリセルやフラッシ ュ型メモリセルにおけるトランジスタのコンダクタンス を増大させるようにそのサイズを増大させることもでき る。すなわち、この場合には、選択の冗長メモリセルか らビット線に与えられる読み出し信号量を増大させると とができ、それに応じて読み出しセンス動作タイミング を早めても正常なデータ読み出しが可能となる。これに よって、冗長ワード線の選択タイミングの遅れによる影 響は、メモリセル選択後のセンス動作の高速化によって 40 実質的に軽減できる。

【0107】図22に関して説明したようなDRAMの リフレッシュ期間の調整技術は、変更可能である。いく つかのダイナミック型メモリセルのデータ保持時間特性 が図22の容量CMの充電電圧保持特性に対し、比較的 大きくずれている場合には、それらダイナミック型メモ リセルの正常な動作期間内にリフレッシュ動作が繰り返 されるように、図22の基準電圧VR1を積極的に変更 することができる。DRAMのリフレッシュ動作保証の ためのトリミングは、図22に代えて、半導体集積回路 めるデータ104とは別のデータ105としてもよい。 50 のシステムクロック信号のようなクロック信号をカウン

トし、リフレッシュタイミング信号を形成するカウンタ ないしはタイマーのカウント数を変更する構成を採用す ることもできる。また、本発明はシステムオンチップさ れたシステムLSIにおいてその効果は大きいが、シス テムLS「以外の論理LS」にも適用できることは言う までもない。さらに図1、図14又は図15において、 各メモリモジュール11, 12, 13は1本の冗長ワー ドラインを含むように説明されたが、その本数は複数本 とされても良い。それによって、救済効率が向上するば かりでなく、図14(A)に従う欠陥救済ステップS 2、S7及びS10の各ステップにおいて、そのステッ プで検出された欠陥を救済できる。

[0108]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0109】すなわち、欠陥救済のような結合変更のた めのヒューズプログラム回路が不用になり、ヒューズ切 断のための装置や工程が省け、テスティングコストを削 減することができ、しかも、銅配線系プロセスのような 20 を示す概略説明図である。 プロセスに対してもヒューズのレーザ熔断開口部を形成 することを要しないため製造プロセスが簡素になる。不 揮発性メモリに対する結合制御情報の書換えが可能であ るから、バーン・イン工程のような製造工程の後の方で 発生する欠陥やシステム若しくは回路基板に実装してか ら発生する欠陥に対するような結合変更要求に充分に応 えるととができる。

【0110】とれにより、中央処理装置のような制御処 理装置と共に、不揮発性メモリと一緒に揮発性メモリが 搭載された大規模な論理構成を有する回路の結合変更を 30 における救済情報の一例を示す説明図である。 効率的に行なうことができる。したがって、大規模な論 理を有する半導体集積回路の歩留まり向上によってコス ト低減を実現することができる。

【0111】特に、システムオンチップなどの大規模化 に鑑みると、大規模集積回路に搭載された不揮発性メモ リを別の回路モジュールとの関係で効率的に利用するた めに、不揮発性メモリの記憶情報を当該不揮発性メモリ とは別の揮発性メモリの結合変更等に利用するようにし たが、データバスを介する結合制御情報の転送、そし て、結合制御情報の複数サイクルに分けた直列的な転送 40 による手段は、揮発性メモリの大容量に従って結合変更 の機会が増えるとき、その制御情報量の増大に対してそ の情報を個々の揮発性メモリに反映させる処理を高速に 実現できるようにする、と言う点で優れている。

【図面の簡単な説明】

【図1】本発明の半導体集積回路の一例に係る第1のシ ングルチップマイクロコンピュータのブロック図であ

【図2】図1のシングルチップマイクロコンピュータで 用いる救済情報の詳細な一例を示す説明図である。

【図3】リセット期間における救済情報のイニシャルロ ード処理の一例を示すタイミングチャートである。

【図4】シングルチップマイクロコンピュータに対して 欠陥救済可能な時期を製造工程から時系列的に示したフ ローチャートである。

【図5】銅配線系プロセスに対してヒューズのレーザ熔 断開口部の様子を概略的に示したデバイス断面図であ

【図6】ダイナミック型メモリセルの一例を示す回路図 10 である。

【図7】DRAMのメモリセルアレイの一例を示す概略 説明図である。

【図8】CMOSスタティック型メモリセルの一例を示 す回路図である。

【図9】SRAMのメモリセルアレイの一例を示す概略 説明図である。

【図10】フラッシュメモリセルの一例を示す回路図で ある。

【図11】フラッシュメモリのメモリセルアレイの一例

【図12】フラッシュメモリにおける書き込み状態及び 消去状態の一例を示す説明図である。

【図13】フラッシュメモリの書き込み動作及び消去動 作の夫々における電圧印加状態の一例を示す説明図であ

【図14】本発明に係る半導体集積回路の別の例である 第2のシングルチップマイクロコンピュータのブロック 図である。

【図15】第2のシングルチップマイクロコンピュータ

【図16】第2のシングルチップマイクロコンピュータ におけるにおける救済情報のイニシャルロード処理の一 例を示すタイミングチャートである。

【図17】本発明に係る半導体集積回路の更に別の例で ある第3のシングルチップマイクロコンピュータのブロ ック図である。

【図18】第3のシングルチップマイクロコンピュータ においてリセット期間に救済情報をイニシャルロードす る処理の一例を示すタイミングチャートである。

【図19】メモリマットも若しくはメモリブロックの置 換によって欠陥救済を行う構成を採用したメモリの一例 を概略的に示すブロック図である。

【図20】降圧電源回路を有するシングルチップマイク ロコンピュータの一例を示すブロック図である。

【図21】降圧電源回路の一例を示す回路図である。

【図22】DRAM12のデータ保持モードにおいてメ モリセルのリフレッシュ間隔を制御するリフレッシュタ イマの一例を示す回路図である。

【図23】図23に例示されるリフレッシュタイマの動 50 作の一例を示すタイミングチャートである。

【図24】SRAM13のタイミングコントローラにお けるセンスアンプ活性化信号のタイミング調整回路の一 例を示す回路図である。

【図25】図14の欠陥救済、図21の電圧トリミン グ、図22のリフレッシュインターバル最適化、図24 のタイミングコントローラのタイミング調整、の夫々で 説明した技術を図20に例示される一つのシングルチッ ブマイクロコンピュータに纏めて適用したとき、フラッ シュメモリに格納される初期化データのフォーマットの 一例を示す説明図である。

【図26】コンピュータを使用して本発明に従う半導体 集積回路を設計するためのシステムの一例を示す概念図 である。

【符号の説明】

1AS, 1B, 1C シングルチップマイクロコンピュ ータ

10 CPU

11 フラッシュメモリ

FMC フラッシュメモリセル

WLf_0~WLf_Mf 正規ワード線

WLfR 冗長ワード線

BLf_0~BLfMf ピット線

11MA メモリセルアレイ

11SQ シーケンスコントローラ

11MR モードレジスタ

MB1, MB2 モードピット

11AC アドレス比較回路

11AR 救済アドレスレジスタ

12 DRAM

*DMC ダイナミック型メモリセル

WLd_0~WLd_Md 正規ワード線

WLdR 冗長ワード線

BLd_0~BLdMd ピット線

12MA メモリセルアレイ

12TC タイミングコントローラ

12AR 救済アドレスレジスタ

12AC アドレス比較回路

12RF 参照電圧発生回路

10 DEC2 デコーダ

12DR リフレッシュ最適化レジスタ

13 SRAM

SMC スタティック型メモリセル

WLs_O~WLs_Ms 正規ワード線

WLsR 冗長ワード線

BLs_0~BLsMs ピット線

13MA メモリセルアレイ

13TC タイミングコントローラ

13AR 救済アドレスレジスタ

20 13AC アドレス比較回路

DEC3 デコーダ

13DR タイミング調整レジスタ

15 アドレスパス

16 データバス

17 コントロールバス

30 シングルチップマイクロコンピュータ


31 降圧電圧発生回路


DEC1 デコーダ


31DR 電圧トリミングレジスタ

[図1]


【図6】








【図5】




[図9]

[239]







【図11】






[図20]






【図14】

【図23】




【図15】




【図16】


[6016]




[図17]




【図25】




[図18]




【図21】




【図26】






[図22]



[図24]



フロントページの続き

(51)Int.Cl.'		識別記号	FI			テーマコード(参考)
G11C	16/06		G 1 1 C	11/34	371D	5 L 1 0 6
H01L	27/115			17/00	601Q	
	27/10	461			601E	
					639Z	
			H011.	27/10	434	

Fターム(参考) 5B015 JJ11 KB36 KB85 NN02 NN09

RR07

5B024 AA03 AA15 BA21 BA27 CA07

CA27 DA08 EA01

5B025 AA00 AD10 AD15 AE08 AE09

5B062 AA10 CC02 DD05 DD10

5F083 AD00 BS00 EP02 EP23 ER03

ER09 ER14 ER15 ER22 ER30

LA10 LA12 LA16 ZA10 ZA13

ZA14 ZA28

5L106 AA01 AA02 AA10 AA16 CC31

DD24 DD25 DD36